日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年 1月 6日

出 願 番 号 Application Number:

特願2004-001443

[ST. 10/C]:

[JP2004-001443]

出 願 人 Applicant(s):

株式会社日立製作所

2004年 3月 2日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願 【整理番号】 340301295

【提出日】

平成16年 1月 6日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 3/06

【発明者】

【住所又は居所】

神奈川県小田原市中里322番2号 株式会社日立製作所RAI

Dシステム事業部内

【氏名】

鶴田 進

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

110000176

【氏名又は名称】

一色国際特許業務法人

【代表者】

一色 健輔

【手数料の表示】

【予納台帳番号】

211868

【納付金額】

21,000円

【提出物件の目録】

【物件名】

特許請求の範囲 1

【物件名】 【物件名】

明細書 1 図面 1

【物件名】

要約書 1



【書類名】特許請求の範囲

【請求項1】

第1の情報処理装置からデータ入出力要求を受信し、前記第1の情報処理装置との間で データの送受信を行う第1のチャネル制御部と、

第2の情報処理装置からデータ入出力要求を受信し、前記第2の情報処理装置との間で データの送受信を行う第2のチャネル制御部と、

前記データ入出力要求に応じて、データを記憶する記憶ボリュームに対してデータの読み書きを行うディスク制御部と、

前記第1のチャネル制御部、前記第2のチャネル制御部、及び前記ディスク制御部の間で授受されるデータを記憶するキャッシュメモリと、 を備え、

前記第1のチャネル制御部は、

第1のメモリと、

前記第1の情報処理装置からデータ入出力要求を受信し、前記第1のメモリと前記第1の情報処理装置との間のデータの送受信を制御する第1の入出力制御部と、

前記第1のメモリ及び前記キャッシュメモリを制御する第1のプロセッサと、

前記第1のメモリへのデータの読み書きを行う第1のメモリコントローラ及び前記第1のメモリと前記キャッシュメモリとの間のデータ転送を制御する第1のデータ転送制御部を有する第1のデータ転送装置と、

を備え、

前記第2のチャネル制御部は、

第2のメモリと、

前記第2のメモリを制御し、前記第2の情報処理装置からデータ入出力要求を受信し、前記第2のメモリと前記第2の情報処理装置との間のデータの送受信を制御する第2の入出力制御部と、

前記キャッシュメモリを制御する第2のプロセッサと、

前記第2のメモリへのデータの読み書きを行う第2のメモリコントローラ及び前記第2のメモリと前記キャッシュメモリとの間のデータ転送を制御する第2のデータ転送制御部を有する第2のデータ転送装置と、

を備え、

前記第1のチャネル制御部は、

前記第1の入出力制御部が前記第1の情報処理装置から受信した前記データ入出力要求 が第1のデータ書き込み要求である場合には、

前記第1の入出力制御部が、前記第1のデータ書き込み要求を前記第1のプロセッサに 送信し、

前記第1のプロセッサが、前記第1の情報処理装置から送信される第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報を含む第1の記憶位置情報を前記第1の入出力制御部に送信し、

前記第1の入出力制御部が、前記第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報と前記第1の書き込みデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1のメモリコントローラが、前記第1の書き込みデータの前記第1のメモリへの 書き込みを開始し、

前記第1のプロセッサが、前記第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報、及び前記第1の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第1のデータ転送情報を前記第1のデータ転送制御部に送信し、

前記第1のデータ転送制御部が、前記第1のデータ転送情報に基づいて、前記第1のメモリに書き込まれた前記第1の書き込みデータのリード要求を前記第1のメモリコントローラに送信し、

前記第1のメモリコントローラが、前記第1の書き込みデータの前記第1のメモリから



の読み出しを開始し、

前記第1のデータ転送制御部が、前記第1のメモリから読みだされる前記第1の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第2のチャネル制御部は、

前記第2の入出力制御部が前記第2の情報処理装置から受信した前記データ入出力要求 が第2のデータ書き込み要求である場合には、

前記第2の入出力制御部が、前記第2の情報処理装置から送信される第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報と前記第2の書き込みデータとの前記第2のメモリコントローラへの送信を開始し、

前記第2のメモリコントローラが、前記第2の書き込みデータの前記第2のメモリへの 書き込みを開始し、

前記第2の入出力制御部が、前記第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報を含む第2の記憶位置情報を前記第2のプロセッサに送信し、

前記第2のプロセッサが、前記第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報、及び前記第2の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第2のデータ転送情報を前記第2のデータ転送制御部に送信し、

前記第2のデータ転送制御部が、前記第2のデータ転送情報に基づいて、前記第2のメモリに書き込まれた前記第2の書き込みデータのリード要求を前記第2のメモリコントローラに送信し、

前記第2のメモリコントローラが、前記第2の書き込みデータの前記第2のメモリから の読み出しを開始し、

前記第2のデータ転送制御部が、前記第2のメモリから読みだされる前記第2の書き込みデータの前記キャッシュメモリへの転送を開始すること

を特徴とするストレージ制御装置。

【請求項2】

前記第1のチャネル制御部は、

前記第1の入出力制御部が前記第1の情報処理装置から受信した前記データ入出力要求が第1のデータ読み出し要求である場合には、

前記第1の入出力制御部が、前記第1のデータ読み出し要求を前記第1のプロセッサに 送信し、

前記第1のプロセッサが、前記第1の情報処理装置に送信される第1の読み出しデータの前記キャッシュメモリにおける記憶位置を示す情報、及び前記第1の読み出しデータの前記第1のメモリにおける記憶位置を示す情報を含む第3のデータ転送情報を前記第1のデータ転送制御部に送信し、

前記第1のデータ転送制御部が、前記第3のデータ転送情報に基づいて、前記キャッシュメモリからの前記第1の読み出しデータの読み出しを開始し、

前記第1のデータ転送制御部が、前記第1の読み出しデータの前記第1のメモリにおける記憶位置を示す情報と前記第1の読み出しデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1のメモリコントローラが、前記第1の読み出しデータの前記第1のメモリへの 書き込みを開始し、

前記第1のプロセッサが、前記第1の読み出しデータの前記第1のメモリにおける記憶 位置を示す情報を含む第3の記憶位置情報を前記第1の入出力制御部に送信し、

前記第1の入出力制御部が、前記第3の記憶位置情報に基づいて、前記第1のメモリに書き込まれた前記第1の読み出しデータのリード要求を前記第1のメモリコントローラへ送信し、

前記第1のメモリコントローラが、前記第1の読み出しデータの前記第1のメモリから の読み出しを開始し、

前記第1の入出力制御部が、前記第1のメモリから読みだされる前記第1の読み出しデータを前記第1の情報処理装置に送信し、

3/

3

前記第2のチャネル制御部は、

前記第2の入出力制御部が前記第2の情報処理装置から受信した前記データ入出力要求が第2のデータ読み出し要求である場合には、

前記第2の入出力制御部が、前記第2の情報処理装置に送信される第2の読み出しデータの前記第2のメモリにおける記憶位置を示す情報を含む第4の記憶位置情報を前記第2のプロセッサに送信し、

前記第2のプロセッサが、前記第2の読み出しデータの前記キャッシュメモリにおける記憶位置を示す情報、及び前記第2の読み出しデータの前記第2のメモリにおける記憶位置を示す情報を含む第4のデータ転送情報を前記第2のデータ転送制御部に送信し、

前記第2のデータ転送制御部が、前記第4のデータ転送情報に基づいて、前記キャッシュメモリからの前記第2の読み出しデータの読み出しを開始し、

前記第2のデータ転送制御部が、前記第2の読み出しデータの前記第2のメモリにおける記憶位置を示す情報と前記第2の読み出しデータとの前記第2のメモリコントローラへの送信を開始し、

前記第2のメモリコントローラが、前記第2の読み出しデータの前記第2のメモリへの 書き込みを開始し、

前記第2の入出力制御部が、前記第2のメモリに書き込まれた前記第2の読み出しデータのリード要求を前記第2のメモリコントローラへ送信し、

前記第2のメモリコントローラが、前記第2の読み出しデータの前記第2のメモリからの読み出しを開始し、

前記第2の入出力制御部が、前記第2のメモリから読みだされる前記第2の読み出しデータを前記第2の情報処理装置に送信すること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項3】

前記第1のチャネル制御部は、

前記第1の入出力制御部が前記第1の情報処理装置から受信した前記データ入出力要求が第1のデータ書き込み要求である場合には、

前記第1の入出力制御部が、前記第1のデータ書き込み要求を前記第1のプロセッサに 送信し、

前記第1のプロセッサが、前記第1の記憶位置情報を前記第1の入出力制御部に送信し

前記第1の入出力制御部が、前記第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報と前記第1の書き込みデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1の入出力制御部が、前記第1の書き込みデータの送信の際に、所定量の前記第1の書き込みデータ毎に、前記所定量の第1の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第1の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記第1のメモリコントローラが、前記第1の書き込みデータ及び前記チェックコード の前記第1のメモリへの書き込みを開始し、

前記第1のプロセッサが、前記第1のデータ転送情報を前記第1のデータ転送制御部に 送信し、

前記第1のデータ転送制御部が、前記第1のデータ転送情報に基づいて、前記第1のメモリに書き込まれた前記第1の書き込みデータ及び前記チェックコードのリード要求を前記第1のメモリコントローラに送信し、

前記第1のメモリコントローラが、前記第1の書き込みデータ及び前記チェックコード の前記第1のメモリからの読み出しを開始し、

前記第1のデータ転送制御部が、前記第1のメモリから読みだされる前記第1の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第1のデータ転送制御部が、前記第1の書き込みデータの転送の際に、前記所定量

4/

の第1の書き込みデータ毎に、前記所定量の第1の書き込みデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の第1の書き込みデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記第1の書き込みデータの前記キャッシュメモリへの転送を中止し、

前記第2のチャネル制御部は、

前記第2の入出力制御部が前記第2の情報処理装置から受信した前記データ入出力要求が第2のデータ書き込み要求である場合には、

前記第2の入出力制御部が、前記第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報と前記第2の書き込みデータとの前記第2のメモリコントローラへの送信を開始し、

前記第2の入出力制御部が、前記第2の書き込みデータの送信の際に、所定量の前記第2の書き込みデータ毎に、前記所定量の第2の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第2の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記第2のメモリコントローラが、前記第2の書き込みデータ及び前記チェックコード の前記第2のメモリへの書き込みを開始し、

前記第2の入出力制御部が、前記第2の記憶位置情報を前記第2のプロセッサに送信し

前記第2のプロセッサが、前記第2のデータ転送情報を前記第2のデータ転送制御部に 送信し、

前記第2のデータ転送制御部が、前記第2のデータ転送情報に基づいて、前記第2のメモリに書き込まれた前記第2の書き込みデータ及び前記チェックコードのリード要求を前記第2のメモリコントローラに送信し、

前記第2のメモリコントローラが、前記第2の書き込みデータ及び前記チェックコード の前記第2のメモリからの読み出しを開始し、

前記第2のデータ転送制御部が、前記第2のメモリから読みだされる前記第2の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第2のデータ転送制御部が、前記第2の書き込みデータの転送の際に、前記所定量の第2の書き込みデータ毎に、前記所定量の第2の書き込みデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の第2の書き込みデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記第2の書き込みデータの前記キャッシュメモリへの転送を中止すること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項4】

前記第1のチャネル制御部は、

前記第1の入出力制御部が前記第1の情報処理装置から受信した前記データ入出力要求が第1のデータ読み出し要求である場合には、

前記第1の入出力制御部が、前記第1のデータ読み出し要求を前記第1のプロセッサに 送信し、

前記第1のプロセッサが、前記第3のデータ転送情報を前記第1のデータ転送制御部に 送信し、

前記第1のデータ転送制御部が、前記第3のデータ転送情報に基づいて、前記キャッシュメモリからの前記第1の読み出しデータの読み出しを開始し、

前記第1のデータ転送制御部が、前記第1の読み出しデータの前記第1のメモリにおける記憶位置を示す情報と前記第1の読み出しデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1のデータ転送制御部が、前記第1の読み出しデータの送信の際に、所定量の前記第1の読み出しデータ毎に、前記所定量の第1の読み出しデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第1の読み出しデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記第1のメモリコントローラが、前記第1の読み出しデータ及び前記チェックコード の前記第1のメモリへの書き込みを開始し、

前記第1のプロセッサが、前記第3の記憶位置情報を前記第1の入出力制御部に送信し

前記第1の入出力制御部が、前記第3の記憶位置情報に基づいて、前記第1のメモリに書き込まれた前記第1の読み出しデータ及び前記チェックコードのリード要求を前記第1のメモリコントローラへ送信し、

前記第1のメモリコントローラが、前記第1の読み出しデータ及び前記チェックコード の前記第1のメモリからの読み出しを開始し、

前記第1のデータ転送制御部が、前記所定量の第1の読み出しデータが読みだされる毎に、前記所定量の第1の読み出しデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の第1の読み出しデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記チェックコードに、前記第1の読み出しデータに誤りがあることを示す所定のデータを書き込み、

前記第1の入出力制御部が、前記第1のメモリから読みだされる前記第1の読み出しデータを前記第1の情報処理装置に送信し、

前記第1の入出力制御部が、前記所定量の第1の読み出しデータ毎に付加される前記チェックコードに、前記第1の読み出しデータに誤りがあることを示す前記所定のデータが書き込まれている場合には、前記第1の読み出しデータの前記第1の情報処理装置への送信を中止し、

前記第2のチャネル制御部は、

前記第2の入出力制御部が前記第2の情報処理装置から受信した前記データ入出力要求が第2のデータ読み出し要求である場合には、

前記第2の入出力制御部が、前記第4の記憶位置情報を前記第2のプロセッサに送信し

前記第2のプロセッサが、前記第4のデータ転送情報を前記第2のデータ転送制御部に 送信し、

前記第2のデータ転送制御部が、前記第4のデータ転送情報に基づいて、前記キャッシュメモリからの前記第2の読み出しデータの読み出しを開始し、

前記第2のデータ転送制御部が、前記第2の読み出しデータの前記第2のメモリにおける記憶位置を示す情報と前記第2の読み出しデータとの前記第2のメモリコントローラへの送信を開始し、

前記第2のデータ転送制御部が、前記第2の読み出しデータの送信の際に、所定量の前記第2の読み出しデータ毎に、前記所定量の第2の読み出しデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第2の読み出しデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記第2のメモリコントローラが、前記第2の読み出しデータ及び前記チェックコード の前記第2のメモリへの書き込みを開始し、

前記第2の入出力制御部が、前記第2のメモリに書き込まれた前記第2の読み出しデータ及び前記チェックコードのリード要求を前記第2のメモリコントローラへ送信し、

前記第2のメモリコントローラが、前記第2の読み出しデータ及び前記チェックコード の前記第2のメモリからの読み出しを開始し、

前記第2のデータ転送制御部が、前記所定量の第2の読み出しデータが読みだされる毎に、前記所定量の第2の読み出しデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の第2の読み出しデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記チェックコードに、前記第2の読み出しデータに誤りがあることを示す所定のデータを書き込み、

前記第2の入出力制御部が、前記第2のメモリから読みだされる前記第2の読み出しデータを前記第2の情報処理装置に送信し、

前記第2の入出力制御部が、前記所定量の第2の読み出しデータ毎に付加される前記チ

ェックコードに、前記第2の読み出しデータに誤りがあることを示す前記所定のデータが書き込まれている場合には、前記第2の読み出しデータの前記第2の情報処理装置への送信を中止すること

を特徴とする請求項2に記載のストレージ制御装置。

【請求項5】

前記第2の入出力制御部が前記第2の記憶位置情報を前記第2のプロセッサに送信する際に、前記第2の書き込みデータの前記第2のメモリへの書き込みが終了している場合には、

前記第2の記憶位置情報には、前記第2の書き込みデータの前記第2のメモリにおける 最終書き込みアドレスを示す情報が含まれ、

前記第2のデータ転送情報には、前記第2の書き込みデータの前記第2のメモリにおける最終書き込みアドレスを示す情報が含まれること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項6】

前記第1の情報処理装置はオープン系の情報処理装置であり、

前記第2の情報処理装置はメインフレーム系の情報処理装置であること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項7】

情報処理装置からデータ入出力要求を受信し、前記情報処理装置との間でデータの送受信を行うチャネル制御部と、

前記データ入出力要求に応じて、データを記憶する記憶ボリュームに対してデータの読み書きを行うディスク制御部と、

前記チャネル制御部及び前記ディスク制御部の間で授受されるデータを記憶するキャッシュメモリと、

を備え、

前記チャネル制御部は、

メモリと、

前記情報処理装置からデータ入出力要求を受信し、前記メモリと前記情報処理装置との間のデータの送受信を制御する入出力制御部と、

前記メモリ及び前記キャッシュメモリを制御するプロセッサと、

前記メモリへのデータの読み書きを行うメモリコントローラ及び前記メモリと前記キャッシュメモリとの間のデータ転送を制御する複数のデータ転送制御部を有するデータ転送 装置と、

を備え、

前記入出力制御部が前記情報処理装置から第1のデータ書き込み要求及び第2のデータ 書き込み要求を受信した場合には、

前記入出力制御部が、前記第1のデータ書き込み要求を前記プロセッサに送信し、

前記入出力制御部が、前記第2のデータ書き込み要求を前記プロセッサに送信し、

前記プロセッサが、前記情報処理装置から送信される前記第1のデータ書き込み要求に 対応する第1の書き込みデータの前記メモリにおける記憶位置を示す情報を含む第1の記 憶位置情報と前記情報処理装置から送信される前記第2のデータ書き込み要求に対応する 第2の書き込みデータの前記メモリにおける記憶位置を示す情報を含む第2の記憶位置情 報とを前記入出力制御部に送信し、

前記入出力制御部が、前記第1の書き込みデータの前記メモリにおける記憶位置を示す 情報と前記第1の書き込みデータとの前記メモリコントローラへの送信を開始し、

前記メモリコントローラが、前記第1の書き込みデータの前記メモリへの書き込みを開始し、

前記プロセッサが、前記第1の書き込みデータの前記メモリにおける記憶位置を示す情報、及び前記第1の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第1のデータ転送情報を第1の前記データ転送制御部に送信し、

7/

前記第1のデータ転送制御部が、前記第1のデータ転送情報に基づいて、前記メモリに 書き込まれた前記第1の書き込みデータのリード要求を前記メモリコントローラに送信し

前記メモリコントローラが、前記第1の書き込みデータの前記メモリからの読み出しを 開始し、

前記第1のデータ転送制御部が、前記メモリから読みだされる前記第1の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記入出力制御部が、前記第2の書き込みデータの前記メモリにおける記憶位置を示す情報と前記第2の書き込みデータとの前記メモリコントローラへの送信を開始し、

前記メモリコントローラが、前記第2の書き込みデータの前記メモリへの書き込みを開始し、

前記プロセッサが、前記第2の書き込みデータの前記メモリにおける記憶位置を示す情報、及び前記第2の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第2のデータ転送情報を第2の前記データ転送制御部に送信し、

前記第2のデータ転送制御部が、前記第2のデータ転送情報に基づいて、前記メモリに 書き込まれた前記第2の書き込みデータのリード要求を前記メモリコントローラに送信し

前記メモリコントローラが、前記第2の書き込みデータの前記メモリからの読み出しを 開始し、

前記第2のデータ転送制御部が、前記メモリから読みだされる前記第2の書き込みデータの前記キャッシュメモリへの転送を開始すること

【請求項8】

を特徴とするストレージ制御装置。

前記入出力制御部が前記情報処理装置から前記第1のデータ書き込み要求及び前記第2のデータ書き込み要求を受信した場合には、

前記入出力制御部が、前記第1のデータ書き込み要求を前記プロセッサに送信し、

前記入出力制御部が、前記第2のデータ書き込み要求を前記プロセッサに送信し、前記プロセッサが、前記第1の記憶位置情報と前記第2の記憶位置情報とを前記4!

前記プロセッサが、前記第1の記憶位置情報と前記第2の記憶位置情報とを前記入出力 制御部に送信し、

前記入出力制御部が、前記第1の書き込みデータの前記メモリにおける記憶位置を示す情報と前記第1の書き込みデータとの前記メモリコントローラへの送信を開始し、

前記入出力制御部が、前記第1の書き込みデータの送信の際に、所定量の前記第1の書き込みデータ毎に、前記所定量の第1の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第1の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記メモリコントローラが、前記第1の書き込みデータ及び前記チェックコードの前記メモリへの書き込みを開始し、

前記プロセッサが、前記第1のデータ転送情報を前記第1のデータ転送制御部に送信し

前記第1のデータ転送制御部が、前記第1のデータ転送情報に基づいて、前記メモリに 書き込まれた前記第1の書き込みデータ及び前記チェックコードのリード要求を前記メモ リコントローラに送信し、

前記メモリコントローラが、前記第1の書き込みデータ及び前記チェックコードの前記メモリからの読み出しを開始し、

前記第1のデータ転送制御部が、前記メモリから読みだされる前記第1の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第1のデータ転送制御部が、前記第1の書き込みデータの転送の際に、前記所定量の第1の書き込みデータ毎に、前記所定量の第1の書き込みデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の第1の書き込みデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記第1の書き

出証特2004-3015606

込みデータの前記キャッシュメモリへの転送を中止し、

前記入出力制御部が、前記第2の書き込みデータの前記メモリにおける記憶位置を示す情報と前記第2の書き込みデータとの前記メモリコントローラへの送信を開始し、

前記入出力制御部が、前記第2の書き込みデータの送信の際に、所定量の前記第2の書き込みデータ毎に、前記所定量の第2の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと前記所定量の第2の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加し、

前記メモリコントローラが、前記第2の書き込みデータ及び前記チェックコードの前記 メモリへの書き込みを開始し、

前記プロセッサが、前記第2のデータ転送情報を前記第2のデータ転送制御部に送信し

前記第2のデータ転送制御部が、前記第2のデータ転送情報に基づいて、前記メモリに 書き込まれた前記第2の書き込みデータ及び前記チェックコードのリード要求を前記メモ リコントローラに送信し、

前記メモリコントローラが、前記第2の書き込みデータ及び前記チェックコードの前記メモリからの読み出しを開始し、

前記第2のデータ転送制御部が、前記メモリから読みだされる前記第2の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第2のデータ転送制御部が、前記第2の書き込みデータの転送の際に、前記所定量の第2の書き込みデータ毎に、前記所定量の第2の書き込みデータを前記所定のアルゴリズムに従って変換して算出したデータと前記所定量の書き込みデータに付加された前記チェックコードの前記変換データとを比較し、比較の結果に応じて、前記第2の書き込みデータの前記キャッシュメモリへの転送を中止すること

を特徴とする請求項7に記載のストレージ制御装置。

【請求項9】

第1の情報処理装置からデータ入出力要求を受信し、前記第1の情報処理装置との間で データの送受信を行う第1のチャネル制御部と、

第2の情報処理装置からデータ入出力要求を受信し、前記第2の情報処理装置との間で データの送受信を行う第2のチャネル制御部と、

前記データ入出力要求に応じて、データを記憶する記憶ボリュームに対してデータの読み書きを行うディスク制御部と、

前記第1のチャネル制御部、前記第2のチャネル制御部、及び前記ディスク制御部の間で授受されるデータを記憶するキャッシュメモリと、 を備え、

前記第1のチャネル制御部は、

第1のメモリと、

前記第1の情報処理装置からデータ入出力要求を受信し、前記第1のメモリと前記第1の情報処理装置との間のデータの送受信を制御する第1の入出力制御部と、

前記第1のメモリ及び前記キャッシュメモリを制御する第1のプロセッサと、

前記第1のメモリへのデータの読み書きを行う第1のメモリコントローラ及び前記第1のメモリと前記キャッシュメモリとの間のデータ転送を制御する複数の第1のデータ転送 制御部を有する第1のデータ転送装置と、

を備え、

前記第2のチャネル制御部は、

第2のメモリと、

前記第2のメモリを制御し、前記第2の情報処理装置からデータ入出力要求を受信し、前記第2のメモリと前記第2の情報処理装置との間のデータの送受信を制御する第2の入出力制御部と、

前記キャッシュメモリを制御する第2のプロセッサと、

前記第2のメモリへのデータの読み書きを行う第2のメモリコントローラ及び前記第2

出証特2004-3015606

のメモリと前記キャッシュメモリとの間のデータ転送を制御する第2のデータ転送制御部 を有する第2のデータ転送装置と、

を備え、

前記第1のチャネル制御部は、

前記第1の入出力制御部が前記第1の情報処理装置から第1のデータ書き込み要求及び 第2のデータ書き込み要求を受信した場合には、

前記第1の入出力制御部が、前記第1のデータ書き込み要求を前記第1のプロセッサに 送信し、

前記第1の入出力制御部が、前記第2のデータ書き込み要求を前記第1のプロセッサに 送信し、

前記第1のプロセッサが、前記第1の情報処理装置から送信される前記第1のデータ書き込み要求に対応する第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報を含む第1の記憶位置情報と前記第1の情報処理装置から送信される前記第2のデータ書き込み要求に対応する第2の書き込みデータの前記第1のメモリにおける記憶位置を示す情報を含む第2の記憶位置情報とを前記第1の入出力制御部に送信し、

前記第1の入出力制御部が、前記第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報と前記第1の書き込みデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1のメモリコントローラが、前記第1の書き込みデータの前記第1のメモリへの 書き込みを開始し、

前記第1のプロセッサが、前記第1の書き込みデータの前記第1のメモリにおける記憶位置を示す情報、及び前記第1の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第1のデータ転送情報を前記第1のデータ転送制御部のいずれかに送信し、

前記第1のデータ転送情報が送信された前記第1のデータ転送制御部が、前記第1のデータ転送情報に基づいて、前記第1のメモリに書き込まれた前記第1の書き込みデータのリード要求を前記第1のメモリコントローラに送信し、

前記第1のメモリコントローラが、前記第1の書き込みデータの前記第1のメモリから の読み出しを開始し、

前記第1のデータ転送情報が送信された前記第1のデータ転送制御部が、前記第1のメモリから読みだされる前記第1の書き込みデータの前記キャッシュメモリへの転送を開始

前記第1の入出力制御部が、前記第2の書き込みデータの前記第1のメモリにおける記憶位置を示す情報と前記第2の書き込みデータとの前記第1のメモリコントローラへの送信を開始し、

前記第1のメモリコントローラが、前記第2の書き込みデータの前記第1のメモリへの 書き込みを開始し、

前記第1のプロセッサが、前記第2の書き込みデータの前記第1のメモリにおける記憶位置を示す情報、及び前記第2の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を含む第2のデータ転送情報を、前記第1のデータ転送情報が送信された前記第1のデータ転送制御部とは異なる他の前記第1のデータ転送制御部に送信し、

前記第2のデータ転送情報が送信された前記第1のデータ転送制御部が、前記第2のデータ転送情報に基づいて、前記第1のメモリに書き込まれた前記第2の書き込みデータのリード要求を前記第1のメモリコントローラに送信し、

前記第1のメモリコントローラが、前記第2の書き込みデータの前記第1のメモリから の読み出しを開始し、

前記第1のデータ転送情報が送信された前記第2のデータ転送制御部が、前記第1のメモリから読みだされる前記第2の書き込みデータの前記キャッシュメモリへの転送を開始し、

前記第2のチャネル制御部は、

ページ: 10/E

前記第2の入出力制御部が前記第2の情報処理装置から受信した前記データ入出力要求 が第3のデータ書き込み要求である場合には、

前記第2の入出力制御部が、前記第2の情報処理装置から送信される前記第3のデータ 書き込み要求に対応する第3の書き込みデータの前記第2のメモリにおける記憶位置を示 す情報と前記第3の書き込みデータとの前記第2のメモリコントローラへの送信を開始し

前記第2のメモリコントローラが、前記第3の書き込みデータの前記第2のメモリへの 書き込みを開始し、

前記第2の入出力制御部が、前記第3の書き込みデータの前記第2のメモリにおける記憶位置を示す情報を含む第3の記憶位置情報を前記第2のプロセッサに送信し、

前記第2のプロセッサが、前記第3の書き込みデータの前記第2のメモリにおける記憶 位置を示す情報、及び前記第3の書き込みデータの前記キャッシュメモリにおける記憶位 置を示す情報を含む第3のデータ転送情報を前記第2のデータ転送制御部に送信し、

前記第2のデータ転送制御部が、前記第3のデータ転送情報に基づいて、前記第2のメモリに書き込まれた前記第3の書き込みデータのリード要求を前記第2のメモリコントローラに送信し、

前記第2のメモリコントローラが、前記第3の書き込みデータの前記第2のメモリから の読み出しを開始し、

前記第2のデータ転送制御部が、前記第2のメモリから読みだされる前記第3の書き込みデータの前記キャッシュメモリへの転送を開始すること を特徴とするストレージ制御装置。

【請求項10】

前記第1の情報処理装置はオープン系の情報処理装置であり、 前記第2の情報処理装置はメインフレーム系の情報処理装置であること を特徴とする請求項9に記載のストレージ制御装置。 【書類名】明細書

【発明の名称】ストレージ制御装置

【技術分野】

[0001]

本発明は、ストレージ制御装置に関する。

【背景技術】

[0002]

近年の情報技術の進歩に伴い、ストレージ装置の記憶容量は増加の一途を辿っている。このような大容量のストレージ装置を複数の情報処理装置と通信可能に接続し、ストレージ装置が提供する大容量の記憶資源をこれらの複数の情報処理装置で利用する技術が開発されている。この場合、オープン系の情報処理装置とメインフレーム系の情報処理装置とを混在させてストレージ装置の記憶資源を利用する技術も開発されている。

【特許文献1】特開平9-325905号公報

【発明の開示】

【発明が解決しようとする課題】

[0003]

しかしながら、オープン系の情報処理装置とメインフレーム系の情報処理装置とでは、 前者が比較的コストを重視する傾向があり、後者が比較的性能を重視する傾向がある点で 、ストレージ装置に求める特性に相違がある。

そのため、両者のいずれの要求にも柔軟に対応可能なストレージ装置が求められていた

本発明は上記課題を鑑みてなされたものであり、ストレージ制御装置を提供することを 主たる目的とする。

【課題を解決するための手段】

[0004]

上記課題を解決するために、本発明は、第1の情報処理装置からデータ入出力要求を受 信し、前記第1の情報処理装置との間でデータの送受信を行う第1のチャネル制御部と、 第2の情報処理装置からデータ入出力要求を受信し、前記第2の情報処理装置との間でデ ータの送受信を行う第2のチャネル制御部と、前記データ入出力要求に応じて、データを 記憶する記憶ボリュームに対してデータの読み書きを行うディスク制御部と、前記第1の チャネル制御部、前記第2のチャネル制御部、及び前記ディスク制御部の間で授受される データを記憶するキャッシュメモリとを備え、前記第1のチャネル制御部は、第1のメモ リと、前記第1の情報処理装置からデータ入出力要求を受信し、前記第1のメモリと前記 第1の情報処理装置との間のデータの送受信を制御する第1の入出力制御部と、前記第1 のメモリ及び前記キャッシュメモリを制御する第1のプロセッサと、前記第1のメモリへ のデータの読み書きを行う第1のメモリコントローラ及び前記第1のメモリと前記キャッ シュメモリとの間のデータ転送を制御する第1のデータ転送制御部を有する第1のデータ 転送装置とを備え、前記第2のチャネル制御部は、第2のメモリと、前記第2のメモリを 制御し、前記第2の情報処理装置からデータ入出力要求を受信し、前記第2のメモリと前 記第2の情報処理装置との間のデータの送受信を制御する第2の入出力制御部と、前記キ ャッシュメモリを制御する第2のプロセッサと、前記第2のメモリへのデータの読み書き を行う第2のメモリコントローラ及び前記第2のメモリと前記キャッシュメモリとの間の データ転送を制御する第2のデータ転送制御部を有する第2のデータ転送装置とを備え、 前記第1のチャネル制御部は、前記第1の入出力制御部が前記第1の情報処理装置から受 信した前記データ入出力要求が第1のデータ書き込み要求である場合には、前記第1の入 出力制御部が、前記第1のデータ書き込み要求を前記第1のプロセッサに送信し、前記第 1のプロセッサが、前記第1の情報処理装置から送信される第1の書き込みデータの前記 第1のメモリにおける記憶位置を示す情報を含む第1の記憶位置情報を前記第1の入出力 制御部に送信し、前記第1の入出力制御部が、前記第1の書き込みデータの前記第1のメ モリにおける記憶位置を示す情報と前記第1の書き込みデータとの前記第1のメモリコン

トローラへの送信を開始し、前記第1のメモリコントローラが、前記第1の書き込みデー タの前記第1のメモリへの書き込みを開始し、前記第1のプロセッサが、前記第1の書き 込みデータの前記第1のメモリにおける記憶位置を示す情報、及び前記第1の書き込みデ ータの前記キャッシュメモリにおける記憶位置を示す情報を含む第1のデータ転送情報を 前記第1のデータ転送制御部に送信し、前記第1のデータ転送制御部が、前記第1のデー 夕転送情報に基づいて、前記第1のメモリに書き込まれた前記第1の書き込みデータのリ ード要求を前記第1のメモリコントローラに送信し、前記第1のメモリコントローラが、 前記第1の書き込みデータの前記第1のメモリからの読み出しを開始し、前記第1のデー 夕転送制御部が、前記第1のメモリから読みだされる前記第1の書き込みデータの前記キ ャッシュメモリへの転送を開始し、前記第2のチャネル制御部は、前記第2の入出力制御 部が前記第2の情報処理装置から受信した前記データ入出力要求が第2のデータ書き込み 要求である場合には、前記第2の入出力制御部が、前記第2の情報処理装置から送信され る第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報と前記第2の書 き込みデータとの前記第2のメモリコントローラへの送信を開始し、前記第2のメモリコ ントローラが、前記第2の書き込みデータの前記第2のメモリへの書き込みを開始し、前 記第2の入出力制御部が、前記第2の書き込みデータの前記第2のメモリにおける記憶位 置を示す情報を含む第2の記憶位置情報を前記第2のプロセッサに送信し、前記第2のプ ロセッサが、前記第2の書き込みデータの前記第2のメモリにおける記憶位置を示す情報 、及び前記第2の書き込みデータの前記キャッシュメモリにおける記憶位置を示す情報を 含む第2のデータ転送情報を前記第2のデータ転送制御部に送信し、前記第2のデータ転 送制御部が、前記第2のデータ転送情報に基づいて、前記第2のメモリに書き込まれた前 記第2の書き込みデータのリード要求を前記第2のメモリコントローラに送信し、前記第 2のメモリコントローラが、前記第2の書き込みデータの前記第2のメモリからの読み出 しを開始し、前記第2のデータ転送制御部が、前記第2のメモリから読みだされる前記第 2の書き込みデータの前記キャッシュメモリへの転送を開始することを特徴とするストレ ージ制御装置に関する。

[0005]

その他、本願が開示する課題、及びその解決方法は、発明を実施するための最良の形態の欄、及び図面により明らかにされる。

【発明の効果】

[0006]

ストレージ制御装置を提供することができる。

【発明を実施するための最良の形態】

[0007]

===全体構成例===

まず、本実施の形態に係るストレージ制御装置100を含むストレージシステム600 の全体構成を示すブロック図を図1に示す。

ストレージシステム600は、ストレージ制御装置100とストレージ駆動装置300とを備える。ストレージ制御装置100は、例えば情報処理装置1乃至5(200)から受信したコマンドに従ってストレージ駆動装置300に対する制御を行う。例えば情報処理装置1乃至5(200)からデータ入出力要求を受信して、ストレージ駆動装置300が備える記憶ボリューム310に対してデータの読み書きを行う。

[0008]

情報処理装置1乃至5 (200) はCPU (Central Processing Unit) やメモリを備えたコンピュータ等の情報機器である。情報処理装置1乃至5 (200) が備えるCPUにより各種プログラムが実行されることにより様々な機能が実現される。情報処理装置1乃至5 (200) は、例えば銀行の自動預金預け払いシステムや航空機の座席予約システム等における中枢コンピュータとして利用される。

[0009]

情報処理装置1乃至4(200)は、例えばパーソナルコンピュータやワークステーシ

3/

ョン等のオープン系コンピュータ(オープン系の情報処理装置)とすることができる。ま た情報処理装置5(200)はメインフレームコンピュータ(メインフレーム系の情報処 理装置)とすることができる。メインフレームコンピュータでは、メインフレーム系オペ レーティングシステムによる制御の下、メインフレーム系アプリケーションプログラムが 実行される。メインフレームコンピュータは、主として高性能が求められるアプリケーシ ョンプログラムを実行するコンピュータシステムにおいて用いられることが多い。そのた め、メインフレームコンピュータに接続されたストレージ制御装置100及びストレージ 駆動装置300は、メインフレームコンピュータからのデータ入出力要求に対して、短時 間にデータ入出力処理を行うことが求められる。一方、オープン系コンピュータは、公開 された技術規格に従って製造されており、規格が合えば異なるメーカ同士の機器を接続し て使用できるという特徴を持つ。オープン系コンピュータ上では、オープン系オペレーテ ィングシステムによる制御の下、オープン系アプリケーションプログラムが実行される。 オープン系コンピュータの場合はメインフレームコンピュータと比べて、部品共通化等に よる低コスト化が重視される傾向にあり、高性能化の比重は比較的小さい。

$[0\ 0\ 1\ 0]$

図1において、情報処理装置1乃至4(200)はSAN(Storage Area network)5 00を介してストレージ制御装置100と通信可能に接続されている。SAN500は、 ストレージ制御装置100と情報処理装置1乃至4(200)との間でデータ入出力要求 やデータの送受信を行うためのネットワークである。SAN500を介して行われる情報 処理装置1乃至4(200)とストレージ制御装置100との間の通信は、例えばファイ バチャネルプロトコルに従って行われるようにすることができる。この場合、情報処理装 置1乃至4(200)とストレージ制御装置100との間では、例えば2kB(キロバイ ト)のデータブロックを単位としてデータの送受信が行われる。例えば情報処理装置1乃 至4(200)からストレージ制御装置100に対して10kBの書き込みデータが送信 される場合には、その書き込みデータは2kB毎のブロックデータに分割されて送信され る。ストレージ制御装置100はSAN500を介して複数の情報処理装置1乃至4(2 00)に接続されているので、各情報処理装置1乃至4(200)からの様々なデータ入 出力要求やデータブロックを混在して受信することになる。なお、もちろん、情報処理装 置1乃至4(200)とストレージ制御装置100との間は、SAN500を介して接続 されている必要はなく、例えば、LAN(Local Area Network)を介して接続されている ようにすることもできる。

$[0\ 0\ 1\ 1]$

情報処理装置5(200)は、SAN500等のネットワークを介さずにストレージ制 御装置100と接続されている。情報処理装置5(200)とストレージ制御装置100 との間の通信は、例えばFICON(Fibre Connection)(登録商標)やESCON(Ent erprise System Connection) (登録商標)、ACONARC (Advanced Connection Arc hitecture) (登録商標)、FIBARC (Fibre Connection Architecture) (登録商標)などの通信プロトコルに従って行われるようにすることができる。情報処理装置 5 (2) 00)とストレージ制御装置100との間では、これらの通信プロトコルに従ってデータ 入出力要求やデータの送受信が行われる。この場合も、情報処理装置5(200)とスト レージ制御装置100との間では、所定のデータブロックを単位としてデータの送受信が 行われる。なお、もちろん、情報処理装置5(200)とストレージ制御装置100との 間がSAN500で接続され、ファイバチャネルプロトコルに従って通信が行われるよう にすることもできる。

$[0\ 0\ 1\ 2]$

===ストレージ駆動装置===

ストレージ駆動装置300はデータを記憶するための多数の物理ディスクドライブを備 えている。これにより情報処理装置1乃至5 (200)に対して大容量の記憶領域を提供 することができる。物理ディスクドライブは、ハードディスクドライブなどのデータ記憶 媒体、あるいは、RAID(Redundant Arrays of Inexpensive Disks)を構成する複数

のハードディスクドライブにより構成されてなるようにすることができる。また物理ディスクドライブにより提供される物理的な記憶領域である物理ボリュームには、論理的な記憶領域である論理ボリュームを設定することができる。物理ボリュームと論理ボリュームとを含む、データを記憶するための記憶領域を記憶ボリューム310とも記す。

ストレージ制御装置100とストレージ駆動装置300との間は図1のように直接に接続される形態とすることもできるし、ネットワークを介して接続されるようにすることもできる。さらにストレージ駆動装置300はストレージ制御装置100と一体として構成されるようにすることもできる。

[0013]

===ストレージ制御装置===

ストレージ制御装置100はチャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140、管理端末160、内部接続部150を備える。

ストレージ制御装置 100 は、チャネル制御部 1 乃至 6(110) により SAN500 を介して情報処理装置 1 乃至 4(200) との間の通信を行う。またチャネル制御部 7 乃至 8(110) により情報処理装置 5(200) との間の通信を行う。

チャネル制御部 1 1 0 は情報処理装置 2 0 0 との間で通信を行うための通信インタフェースを備え、情報処理装置 2 0 0 からデータ入出力要求を受信し、情報処理装置との間でデータの送受信を行う。

各チャネル制御部110は管理端末160と共に内部LAN151で接続されている。 これによりチャネル制御部110に実行させるマイクロプログラム等を管理端末160か ら送信しインストールすることが可能となっている。チャネル制御部110の構成につい ては後述する。

$[0\ 0\ 1\ 4]$

内部接続部150はチャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140を相互に接続する。チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140の間でのデータやコマンドの授受は内部接続部150を介することにより行われる。内部接続部150は例えばクロスバスイッチで構成される。

共有メモリ120及びキャッシュメモリ130は、チャネル制御部110、ディスク制御部140の間で授受されるデータを記憶するメモリである。共有メモリ120は主に制御情報やコマンド等を記憶するために利用されるのに対し、キャッシュメモリ130は、主にデータを記憶するために利用される。

$[0\ 0\ 1\ 5]$

例えば、あるチャネル制御部 1 1 0 が情報処理装置 2 0 0 から受信したデータ入出力要求がデータ書き込み要求であった場合には、当該チャネル制御部 1 1 0 はデータ書き込み要求を共有メモリ 1 2 0 に書き込むと共に、情報処理装置 2 0 0 から受信した書き込みデータをキャッシュメモリ 1 3 0 に書き込む。一方、ディスク制御部 1 4 0 は共有メモリ 1 2 0 を監視しており、共有メモリ 1 2 0 にデータ書き込み要求が書き込まれたことを検出すると、当該データ書き込み要求に従ってキャッシュメモリ 1 3 0 から書き込みデータを読み出してストレージ駆動装置 3 0 0 に書き込む。

[0016]

またあるチャネル制御部110が情報処理装置200から受信したデータ入出力要求がデータ読み出し要求であった場合には、読み出し対象となる読み出しデータがキャッシュメモリ130に存在すれば、チャネル制御部110はその読み出しデータを情報処理装置200に送信する。一方、読みだしデータがキャッシュメモリ130に存在しない場合には、当該チャネル制御部110はデータ読み出し要求を共有メモリ120に書き込むと共に、共有メモリ120を監視する。データ読み出し要求が共有メモリ120に書き込まれたことを検出したディスク制御部140は、ストレージ駆動装置300から読みだし対象となる読み出しデータを読み出してこれをキャッシュメモリ130に書き込むと共に、その旨を共有メモリ120に

ジ: 5/

書き込む。そして、チャネル制御部110は読みだし対象となる読み出しデータがキャッシュメモリ130に書き込まれたことを検出すると、その読み出しデータを情報処理装置200に送信する。

[0017]

このようにチャネル制御部110及びディスク制御部140の間では、キャッシュメモリ130を介してデータの授受が行われる。

[0018]

なお、チャネル制御部110からディスク制御部140に対するデータの書き込みや読み出しの指示を共有メモリ120を介在させて間接的に行う構成の他、例えばチャネル制御部110からディスク制御部140に対してデータの書き込みや読み出しの指示を共有メモリ120を介さずに直接に行う構成とすることもできる。

また、チャネル制御部110とディスク制御部140とを一体的に構成し、両機能を合わせ持った制御部を設けるようにすることもできる。

$[0\ 0\ 1\ 9]$

ディスク制御部140は、データを記憶する記憶ボリューム310と通信可能に接続され、ストレージ駆動装置300の制御を行う。例えば上述のように、チャネル制御部110が情報処理装置200から受信したデータ入出力要求に応じて、記憶ボリューム310に対してデータの読み書きを行う。

各ディスク制御部140は管理端末160と共に内部LAN151で接続されており、相互に通信を行うことが可能である。これにより、ディスク制御部140に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能となっている。ディスク制御部140の構成については後述する。

[0020]

本実施例においては、共有メモリ120及びキャッシュメモリ130がチャネル制御部110及びディスク制御部140に対して独立に設けられている場合について記載したが、本実施例はこの場合に限られるものでない。例えば共有メモリ120又はキャッシュメモリ130がチャネル制御部110及びディスク制御部140の各々に分散されて設けられることも好ましい。この場合、内部接続部150は、分散された共有メモリ120又はキャッシュメモリ130を有するチャネル制御部110及びディスク制御部140を相互に接続させることになる。

また、チャネル制御部110、ディスク制御部140、内部接続部150、共有メモリ120、キャッシュメモリ130の少なくともいずれかが一体として構成されているようにすることもできる。

$[0\ 0\ 2\ 1]$

===管理端末===

管理端末160はストレージシステム600を保守・管理するための情報機器である。オペレータは、管理端末160を操作することにより、例えばストレージ駆動装置300内の物理ディスクドライブの構成の設定や、情報処理装置200とチャネル制御部110との間の通信路であるパスの設定、記憶ボリューム310の設定、チャネル制御部110やディスク制御部140において実行されるマイクロプログラムのインストール等を行うことができる。これらの設定や制御は、管理端末160が備えるユーザインタフェース、あるいは管理端末160で動作するWebサーバにより提供されるWebページを表示する情報処理装置1乃至5(200)のユーザインタフェースから行うようにすることができる。

[0022]

管理端末160はストレージ制御装置100に内蔵されている形態とすることもできるし、外付けされている形態とすることもできる。また管理端末160は、ストレージ制御装置100及びストレージ駆動装置300の保守・管理を専用に行うコンピュータとすることもできるし、汎用のコンピュータに保守・管理機能を持たせたものとすることもできる。

[0023]

管理端末160の構成を示すブロック図を図4に示す。

管理端末160は、CPU161、メモリ162、ポート163、記録媒体読取装置164、入力装置165、出力装置166、記憶装置168を備える。

[0024]

CPU161は管理端末160の全体の制御を司るもので、メモリ162に記憶された各種の動作を行うためのコードから構成されるストレージ管理プログラム162Aを実行することにより、ストレージシステム600の保守・管理機能を提供することができる。また同様に例えばストレージ管理プログラム162Aを実行することにより上記Webサーバとしての機能等を実現するようにすることができる。

[0025]

記録媒体読取装置164は、記録媒体167に記録されているプログラムやデータを読 み取るための装置である。読み取られたプログラムやデータはメモリ162や記憶装置1 68に格納される。従って、例えば記録媒体167に記録されたストレージ管理プログラ ム162Aを、記録媒体読取装置164を用いて上記記録媒体167から読み取って、メ モリ162や記憶装置168に格納するようにすることができる。記録媒体167として はフレキシブルディスクやCD-ROM、半導体メモリ等を用いることができる。記録媒 体読取装置164は管理端末160に内蔵されている形態とすることもできるし、外付さ れている形態とすることもできる。記憶装置168は、例えばハードディスク装置や半導 体記憶装置等である。入力装置165はオペレータ等による管理端末160へのデータ入 力等のために用いられるユーザインタフェースである。入力装置165としては例えばキ ーボードやマウス等が用いられる。出力装置166は情報を外部に出力するために用いら れるユーザインタフェースである。出力装置166としては例えばディスプレイやプリン 夕等が用いられる。ポート163は内部LAN151に接続されており、これにより管理 端末160はチャネル制御部110やディスク制御部140等と通信を行うことができる 。またポート163は例えばLAN等と通信可能に接続されるようにすることもできる。 この場合管理端末160は、LANを通じて情報処理装置1乃至5(200)と通信を行 うようにすることもできる。

[0026]

===外観図===

次に、本実施の形態に係るストレージシステム600の外観構成を図2に示す。また、ストレージ制御装置100の外観構成を図3に示す。

図2に示すように、本実施の形態に係るストレージシステム600はストレージ制御装置100及びストレージ駆動装置300がそれぞれの筐体に納められた形態をしている。図2に示す例では、ストレージ制御装置100の筐体の両側にストレージ駆動装置300の筐体が配置されている。

[0027]

ストレージ制御装置100は、正面中央部に管理端末160が備えられている。管理端末160はカバーで覆われており、図3に示すようにカバーを開けることにより管理端末160を使用することができる。なお図3に示した管理端末160はいわゆるノート型パーソナルコンピュータの形態をしているが、どのような形態とすることも可能である。

[0028]

管理端末160の下部には、チャネル制御部110やディスク制御部140、キャッシュメモリ130、共有メモリ120、内部接続部150を装着するためのスロットが設けられている。チャネル制御部110やディスク制御部140、キャッシュメモリ130、共有メモリ120、内部接続部150は回路基板を備えてボードとして構成されており、これらのボードが各スロットに装着される。各スロットにはこれらのボードを装着するためのガイドレールが設けられている。ガイドレールに沿って各ボードをスロットに挿入することにより、チャネル制御部110やディスク制御部140、キャッシュメモリ130、共有メモリ120、内部接続部150をストレージ制御装置100に装着することがで

きる。各スロットの奥手方向正面部には、各ボードをストレージ制御装置 1 0 0 と電気的に接続するためのコネクタが設けられている。

[0029]

またストレージ制御装置100には、チャネル制御部110等から発生する熱を放出するためのファン170が設けられている。ファン170はストレージ制御装置100の上面部に設けられる他、スロットの上部にも設けられている。

[0030]

===チャネル制御部===

チャネル制御部110の構成を図5及び図27に示す。図5に示すチャネル制御部はオープン系チャネル制御部110Aであり、図27に示すチャネル制御部はメインフレーム系チャネル制御部110Bである。オープン系チャネル制御部110Aは、オープン系情報処理装置200との間でデータの送受信を行う。例えば図1に示すチャネル制御部1乃至6(110A)である。メインフレーム系チャネル制御部110Bは、メインフレーム系情報処理装置200からデータ入出力要求を受信し、メインフレーム系情報処理装置200からデータ入出力要求を受信し、メインフレーム系情報処理装置200との間でデータの送受信を行う。例えば図1に示すチャネル制御部7乃至8(110B)である。オープン系チャネル制御部110Aとメインフレーム系チャネル制御部110Bとを区別する必要がない場合には、単にチャネル制御部110とも記す。

$[0\ 0\ 3\ 1]$

[0032]

オープン系ホスト I / F制御 L S I 1 1 5 A t は、オープン系情報処理装置 2 0 0 との間で通信を行うための通信インタフェース機能を提供し、オープン系情報処理装置 2 0 0 からデータ入出力要求を受信し、データ格納メモリ 1 1 7 とオープン系情報処理装置 2 0 0 との間のデータの送受信を制御する。オープン系ホスト I / F制御 t S t I 1 1 5 A t と接続されるコネクタ 1 1 6 A t は、オープン系情報処理装置 2 0 0 と通信可能に接続される通信ポートを構成する。

[0033]

オープン系プロセッサ119Aは、データ格納メモリ117やキャッシュメモリ130を制御する。すなわち、オープン系プロセッサ119は、オープン系ホストI/F制御LSI115Aがオープン系情報処理装置200との間で送受信するデータの、キャッシュメモリ130やデータ格納メモリ117における記憶位置を制御する。

[0034]

データ格納メモリ117は、オープン系チャネル制御部110Aがオープン系情報処理装置200との間で送受信するデータを記憶するためのメモリである。例えば、オープン系ホストI/F制御LSI115Aがオープン系情報処理装置200から書き込みデータを受信した場合には、その書き込みデータは、データ格納メモリ117の、オープン系プロセッサ119Aにより指示された記憶位置に一旦書き込まれる。そしてこの書き込みデータはデータ転送装置114によりキャッシュメモリ130に転送される。

[0035]

この際、前述したようにオープン系情報処理装置200から送信される書き込みデータは所定のデータブロックに分割されて送信される。オープン系情報処理装置200から送信される書き込みデータをキャッシュメモリ130へ転送する際には、これらのデータブロックをある程度ひとまとめにして転送した方が、データ転送の回数を少なくできるので、データ転送の効率が良い。どの程度のデータブロックをひとまとめにするのが良いかは

オープン系プロセッサ119Aが判断し、データ転送装置114に指示する。

[0036]

データ転送装置114は、オープン系プロセッサ119Aからの指示に従い、データ格納メモリ117とキャッシュメモリ130との間のデータ転送を制御する。詳細は後述するが、データ転送装置114は、データ格納メモリ117へのデータの読み書きを行うメモリコントローラ840及びデータ格納メモリ117とキャッシュメモリ130との間のデータ転送を制御する一つあるいは複数のDMA(Direct Memory Access、データ転送制御部)800を有する。

[0037]

ローカルメモリ111は、オープン系プロセッサ119Aにより実行されるプログラム等を記憶する。このプログラムは例えば管理端末160から内部LAN151を通じて書き込まれるようにすることができる。

[0038]

データ転送装置114と接続されるコネクタ116Bがストレージ制御装置100側のコネクタと嵌合することにより、オープン系チャネル制御部110Aはストレージ制御装置100の内部接続部150や管理端末160等と電気的に接続される。

[0039]

メインフレーム系チャネル制御部110Bも回路基板118を備えた一つのユニット化されたボードとして構成される。メインフレーム系チャネル制御部110Bは一枚もしくは複数枚の回路基板118を含んで構成される。回路基板118には、メインフレーム系プロセッサ119B、メインフレーム系ホストI/F制御LSI(入出力制御部)115B、データ転送装置114、データ格納メモリ117、ローカルメモリ111、及びコネクタ116が形成されている。

[0040]

メインフレーム系ホスト I / F制御LSI115Bは、メインフレーム系情報処理装置 200 との間で通信を行うための通信インタフェース機能を提供し、データ格納メモリ1 7 を制御すると共に、メインフレーム系情報処理装置 200 からデータ入出力要求を受信し、データ格納メモリ117とメインフレーム系情報処理装置 200 との間のデータの送受信を制御する。メインフレーム系チャネル制御部110Bの場合は、データ格納メモリ117に記憶されるデータの記憶位置はメインフレーム系ホスト I / F制御LSI115Bに制御される。メインフレーム系ホスト I / F制御LSI115Bに制御される。メインフレーム系情報処理装置 200 と通信可能に接続される通信ポートを構成する。

[0041]

メインフレーム系プロセッサ119Bは、キャッシュメモリ130を制御する。すなわち、メインフレーム系プロセッサ119Bは、メインフレーム系ホストI/F制御LSI 115Bがメインフレーム系情報処理装置200との間で送受信するデータの、キャッシュメモリ130における記憶位置を制御する。

$[0\ 0\ 4\ 2]$

データ格納メモリ117は、メインフレーム系チャネル制御部110Bがメインフレーム系情報処理装置200との間で送受信するデータを記憶するためのメモリである。例えば、メインフレーム系ホストI/F制御LSI115Bがメインフレーム系情報処理装置200から書き込みデータを受信した場合には、その書き込みデータは、データ格納メモリ117の、メインフレーム系ホストI/F制御LSI115Bにより指示された記憶位置に一旦書き込まれる。そしてこの書き込みデータはデータ転送装置114によりキャッシュメモリ130に転送される。

[0043]

この際、前述したようにメインフレーム系情報処理装置 2 0 0 から送信される書き込みデータは所定のデータブロックに分割されて送信される。メインフレーム系情報処理装置 2 0 0 から送信される書き込みデータをキャッシュメモリ 1 3 0 へ転送する際には、これ

らのデータブロックをある程度ひとまとめにして転送した方が、データ転送の回数を少な くできるので、データ転送の効率が良い。どの程度のデータブロックをひとまとめにする のが良いかはメインフレーム系プロセッサ119Bが判断し、データ転送装置114に指 示する。

[0044]

データ転送装置114は、メインフレーム系プロセッサ119Bからの指示に従い、デ ータ格納メモリ117とキャッシュメモリ130との間のデータ転送を制御する。詳細は 後述するが、データ転送装置114は、データ格納メモリ117へのデータの読み書きを 行うメモリコントローラ840及びデータ格納メモリ117とキャッシュメモリ130と の間のデータ転送を制御する一つあるいは複数のDMA(データ転送制御部)800を有 する。

[0045]

ローカルメモリ111は、メインフレーム系プロセッサ119Bにより実行されるプロ グラム等を記憶する。このプログラムは例えば管理端末160から内部LAN151を通 じて書き込まれるようにすることができる。

$[0\ 0\ 4\ 6]$

データ転送装置114と接続されるコネクタ116Bがストレージ制御装置100側の コネクタと嵌合することにより、メインフレーム系チャネル制御部110Bはストレージ 制御装置100の内部接続部150や管理端末160等と電気的に接続される。

$[0\ 0\ 4\ 7]$

===ディスク制御部===

次にディスク制御部140の構成を示す図を図6に示す。

ディスク制御部140は、インタフェース部141、メモリ143、CPU142、N VRAM(nonvolatile random-access memory)144、コネクタ145を備え、これら が一体的なユニットとして形成されている。

[0048]

インタフェース部141は、内部接続部150を介してチャネル制御部110等との間 で通信を行うための通信インタフェースや、ストレージ駆動装置300との間で通信を行 うための通信インタフェースを備えている。

CPU142は、ディスク制御部140全体の制御を司ると共に、チャネル制御部11 0やストレージ駆動装置300、管理端末160との間の通信を行う。CPU142によ りメモリ143やNVRAM144に格納された各種プログラムが実行されることにより 本実施の形態に係るディスク制御部140の機能が実現される。

NVRAM144はCPU142の制御を司るプログラムを格納する不揮発性メモリで ある。NVRAM144に記憶されるプログラムの内容は、管理端末160からの指示に より書き込みや書き換えを行うことができる。

またディスク制御部140はコネクタ145を備えている。コネクタ145がストレー ジ制御装置100側のコネクタと嵌合することにより、ディスク制御部140はストレー ジ制御装置100の内部接続部150や、ストレージ駆動装置300、管理端末160等 と電気的に接続される。

[0049]

===情報処理装置===

次に、本実施の形態に係る情報処理装置200の構成を示すブロック図を図7に示す。 情報処理装置200には、上述したようにオープン系情報処理装置200とメインフレー ム系情報処理装置200とがあるが、両者の構成は基本的に同一であるので、両者を区別 する必要がない場合には単に情報処理装置200と記す。

情報処理装置200は、CPU210、メモリ220、ポート230、記録媒体読取装 置240、入力装置250、出力装置260、記憶装置280を備える。

[0050]

CPU210は情報処理装置200の全体の制御を司るもので、メモリ220に記憶さ

れた各種の動作を行うためのコードから構成されるプログラム220Aを実行することにより本実施の形態に係る各種機能を実現する。例えば、上述した銀行の自動預金預け払いサービス等の情報処理サービスの提供は、CPU210がプログラム220Aを実行することにより行われる。また、CPU210がプログラム220Aを実行することにより、上述した管理端末160で動作するWebサーバにより提供されるWebページの表示や、物理ディスクドライブ330の構成の変更や、情報処理装置200とチャネル制御部110との間の通信路であるパスの設定、論理ボリューム310の設定等を行うことができる。

記録媒体読取装置 2 4 0 は記録媒体 2 7 0 に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータはメモリ 2 2 0 や記憶装置 2 8 0 に格納される。従って、例えば記録媒体 2 7 0 に記録されたプログラム 2 2 0 A を、記録媒体読取装置 2 4 0 を用いて上記記録媒体 2 7 0 から読み取って、メモリ 2 2 0 や記憶装置 2 8 0 に記憶するようにすることができる。記録媒体 2 7 0 としてはフレキシブルディスクや C D - R O M、半導体メモリ等を用いることができる。

記録媒体読取装置240は情報処理装置200に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。記憶装置280は、例えばハードディスク装置や半導体記憶装置等とすることができる。また記憶装置280は情報処理装置200に内蔵されるようにすることもできるし、外付けされるようにすることもできる。外付けされる場合には、通信ネットワークを介して接続される他の情報処理装置200の記憶装置280とすることもできる。またSAN500を介して接続されるストレージシステム600とすることもできる。

入力装置250は情報処理装置200を操作するオペレータ等による情報処理装置200へのデータ入力等のために用いられるユーザインタフェースである。入力装置250としては例えばキーボードやマウス等が用いられる。出力装置260は情報を外部に出力するためのユーザインタフェースである。出力装置260としては例えばディスプレイやプリンタ等が用いられる。ポート230は、SAN500を介してオープン系チャネル制御部110Aと通信を行うための装置とすることができる。この場合、ポート230は例えばHBA(Host Bus Adapter)により構成されるようにすることができる。またポート230はメインフレーム系チャネル制御部110Bと通信を行うための装置とすることもできる。またポート230は、LAN等の通信ネットワークを通じて他の情報処理装置200や管理端末160と通信を行うための装置とすることもできる。この場合、例えばプログラム220Aをポート230を介して他の情報処理装置200から受信して、メモリ20や記憶装置280に記憶するようにすることもできる。

$[0\ 0\ 5\ 1]$

===データ転送装置===

次に本実施の形態に係るデータ転送装置114について、図8を参照しながら説明する

図8に示すように、本実施の形態に係るデータ転送装置114は、メモリコントローラ840と、DMA0乃至3(800)と、接続I/F(InterFace)回路830とを有する。

[0052]

メモリコントローラ840は、データ格納メモリ117へのデータの読み書きを行う。 メモリコントローラ840は、メモリ制御部841と、ライトアドレスレジスタ842と 、リードアドレスレジスタ843とを備える。ライトアドレスレジスタ842は、データ 格納メモリ117にデータを書き込む際の書き込みアドレスが記憶される。リードアドレ スレジスタ843は、データ格納メモリ117からデータを読みだす際の読み出しアドレ スが記憶される。図8に示すように、ライトアドレスレジスタ842とリードアドレスレ ジスタ843とは、DMA0乃至3(800)のそれぞれ毎に設けられる。そのため、各 DMA0乃至3(800)は、それぞれが独立にメモリコントローラ840に対して、デ ータ格納メモリ117へのデータの読み書きの指示を行うことができる。メモリ制御部8 41は、ライトアドレスレジスタ842あるいはリードアドレスレジスタ843に記憶される、データ格納メモリ117のアドレスに対してデータの読み書きを行う。

ライトアドレスレジスタ842やリードアドレスレジスタ843への、データ格納メモリ117のアドレスの書き込みは、ホストI/F制御LSI115やDMA0乃至3(800)により行われる。

[0053]

DMA800は、データ格納メモリ117とキャッシュメモリ130との間のデータ転送を制御する。DMA800は、DMA制御部810、転送元アドレスレジスタ820、転送先アドレスレジスタ821、要求転送長レジスタ822、転送単位レジスタ823、FIFO (First In First Out) 設定レジスタ824、転送方向レジスタ825、TOPアドレスレジスタ826、BOTTOMアドレスレジスタ827、最終データ格納アドレスレジスタ828、制御情報格納レジスタ829を有する。

[0054]

DMA制御部810は、DMA800全体の制御を司る。DMA制御部810は、ハードウエアのみで構成されるようにすることもできるし、ハードウエアとソフトウエアとの組み合わせにより構成されるようにすることもできる。

[0055]

転送元アドレスレジスタ820には、データ格納メモリ117の記憶アドレス又はキャッシュメモリ130の記憶アドレスが記憶される。データ格納メモリ117に記憶されるデータをキャッシュメモリ130に転送する場合には、転送元アドレスレジスタ820には、データ格納メモリ117の記憶アドレスが記憶される。キャッシュメモリ130に記憶されるデータをデータ格納メモリ117に転送する場合には、転送元アドレスレジスタ820には、キャッシュメモリ130の記憶アドレスが記憶される。転送元アドレスレジスタ820への転送元アドレスの書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。データ転送情報については後述する。

[0056]

転送先アドレスレジスタ821には、データ格納メモリ117の記憶アドレス又はキャッシュメモリ130の記憶アドレスが記憶される。データ格納メモリ117に記憶されるデータをキャッシュメモリ130に転送する場合には、転送先アドレスレジスタ821には、キャッシュメモリ130の記憶アドレスが記憶される。キャッシュメモリ130に記憶されるデータをデータ格納メモリ117に転送する場合には、転送先アドレスレジスタ821には、データ格納メモリ117の記憶アドレスが記憶される。転送先アドレスレジスタ821への転送先アドレスの書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

[0057]

要求転送長レジスタ822には、チャネル制御部110が情報処理装置200から受信したデータ入出力要求に記述されたデータ長が記憶される。例えばチャネル制御部110が情報処理装置200から100kBのデータ書き込み要求を受信した場合には、要求転送長レジスタ822には100kBが記載される。なおこの場合、上述したように情報処理装置200からチャネル制御部110への書き込みデータの送信は、複数のデータブロックに分割されて行われる。要求転送長レジスタ822へのデータ長の書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

[0058]

転送単位レジスタ823には、データ格納メモリ117とキャッシュメモリ130との間で転送されるデータのデータ長が記憶される。例えば上述のように、チャネル制御部110が情報処理装置200から100kBのデータ書き込み要求を受信した場合に、転送単位レジスタ823に10kBが記憶されていると、DMA800は、情報処理装置200から送信される書き込みデータが、データ格納メモリ117に10kB記憶される毎に

、その10kBのデータのキャッシュメモリ130への転送を開始する。転送単位レジスタ823への転送単位の書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

[0059]

FIFO設定レジスタ824には、データ格納メモリ117をFIFOとして使用して 、情報処理装置200とキャッシュメモリ130との間でデータ転送を行うか否かを示す 情報が記憶される。例えば、FIFO設定レジスタ824に、データ格納メモリ117を FIFOとして使用することを示す情報が書き込まれている場合には、上述したように、 例えばチャネル制御部110が情報処理装置200から100kBのデータ書き込み要求 を受信した場合に、転送単位レジスタ823に10kBが記憶されていると、DMA80 0は、情報処理装置200から100kBのデータが全てデータ格納メモリ117に書き 込まれるのを待たずに、情報処理装置200からの書き込みデータがデータ格納メモリ1 17に10kB記憶される毎に、その10kBのデータのキャッシュメモリ130への転 送を開始する。つまり、いわゆるウォームホール(wormhole)転送を行う。一方、FIF 〇設定レジスタ824に、データ格納メモリ117をFIFOとして使用しないことを示 す情報が書き込まれている場合には、上述した例で言うと、チャネル制御部110が情報 処理装置200から100kBのデータ書き込み要求を受信した場合に、DMA800は 、情報処理装置200から100kBのデータが全てデータ格納メモリ117に書き込ま れるのを待ってから、100kBの書き込みデータのキャッシュメモリ130への転送を 開始する。つまり、いわゆるストアアンドフォワード(store and forward)転送を行う 。FIFO設定レジスタ824への書き込みは、プロセッサ119から送信されるデータ 転送情報に基づいてDMA制御部810により行われる。

[0060]

転送方向レジスタ825には、データ格納メモリ117とキャッシュメモリ130との間で行われるデータ転送が、データ格納メモリ117に記憶されるデータをキャッシュメモリ130に転送する方向に行われるのか、キャッシュメモリ130に記憶されるデータをデータ格納メモリ117に転送する方向に行われるのかを示す情報が記憶される。転送方向レジスタ825への転送方向の書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

$[0\ 0\ 6\ 1]$

TOPアドレスレジスタ826には、上記転送単位毎にデータ格納メモリ117とキャッシュメモリ130との間でデータ転送が行われる場合に、ホストI/F制御LSI115又はDMA800によりデータ格納メモリ117に書き込まれる、上記転送単位の先頭のデータのデータ格納メモリ117における記憶アドレスが記憶される。そして転送単位のデータが転送される毎に値が更新される。TOPアドレスレジスタ826の値の更新は、転送単位のデータの転送が行われる毎に、DMA制御部810により行われる。

[0062]

BOTTOMアドレスレジスタ827には、ホストI/F制御LSI115やDMA800によりデータ格納メモリ117に書き込まれるデータのデータ格納メモリ117における記憶アドレスが記憶される。BOTTOMアドレスレジスタ827の値は、メモリコントローラ840のライトアドレスレジスタ842の値に従って、DMA制御部810により更新される。つまりDMA制御部810は、メモリコントローラ840のライトアドレスレジスタ842の値が更新される毎に、更新後のライトアドレスレジスタ842の値をBOTTOMアドレスレジスタ827に書き込む。そしてDMA制御部810は、BOTTOMアドレスレジスタ827に記憶されているアドレスとTOPアドレスレジスタ826に記憶されているアドレスとの差に基づいて、データ格納メモリ117に記憶されているデータのデータ長を知ることができる。そしてそのデータ長が転送単位に達した場合には、DMA制御部810はデータ転送を開始することができる。

[0063]

最終データ格納アドレスレジスタ828には、情報処理装置200から送信される全ての書き込みデータが、ホストI/F制御LSI115によりデータ格納メモリ117に書き込まれた場合に、そのデータの最終書き込みアドレスを示す情報が書き込まれる。例えばチャネル制御部110が情報処理装置200から100kBのデータ書き込み要求を受信した場合に、ホストI/F制御LSI115によりデータ格納メモリ117に書き込まれた100kB目のデータの、データ格納メモリ117における記憶アドレスが、最終データ格納アドレスレジスタ828に書き込まれる。最終データ格納アドレスレジスタ828への最終書き込みアドレスを示す情報の書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

[0064]

制御情報格納レジスタ829には、情報処理装置200から送信されたデータ書き込み要求に記述された書き込みデータ長よりも短いデータしか送信されない旨の情報を、ホストI/F制御LSI115が情報処理装置200から受信した場合などに、その旨の制御情報が書き込まれる。制御情報格納レジスタ829への制御情報の書き込みは、プロセッサ119から送信されるデータ転送情報に基づいてDMA制御部810により行われる。

[0065]

接続 I / F回路 8 3 0 は、 P C I (Peripheral Component Interconnect) バスを介してメモリコントローラ 8 4 0 と、DMA 8 0 0 と、ホスト I / F制御 I S I 1 1 5 と、プロセッサ 1 1 9 等との間で通信を行うための通信インタフェース回路である。ただし、 P C I 以外の他の規格に準拠している構成とすることもできる。その場合には、接続 I / F 回路 8 3 0 は、それぞれの規格に準拠する通信インタフェース回路とすることができる。

[0066]

===データ転送===


次に、本実施の形態に係るストレージ制御装置100が備えるチャネル制御部110に おけるデータ転送の概要について図9を用いて説明する。

[0067]

本実施の形態に係るチャネル制御部110においては、図9に示すように、ホストI/ F制御LSI115が情報処理装置200からデータ書き込み要求を受信した場合には、書き込みデータは一旦データ格納メモリ117に記憶され、データ格納メモリ117から読み出されてキャッシュメモリ130に転送される。その際、前述したようにFIFO設定レジスタ824の設定により、全ての書き込みデータがデータ格納メモリ117に書き込まれる前に、データ格納メモリ117からキャッシュメモリ130へのデータ転送を開始するようにすることができる。つまり、本実施の形態に係るストレージ制御装置100が備えるチャネル制御部110においては、データ格納メモリ117をFIFOとして使用することができる。

[0068]

ここで本実施の形態においては、データ格納メモリ117はデータ転送装置114とは別の回路として構成されるため、必要に応じた記憶容量のデータ格納メモリ117を用いることができる。これにより、必要に応じた記憶容量のFIFOを構成することができる。つまり、データ格納メモリ117がデータ転送装置114と一体に構成される場合や、データ格納メモリ117がデータ転送装置114と一体に構成される場合には、データ格納メモリ117がデータ転送装置114に内蔵される場合には、データ格納メモリ117の記憶容量は、一つのLSIに集約可能なトランジスタ数の限界により、制約を受けるが、本実施の形態においてはそのような制約は受けないようにすることが可能となる。さりによりにすることが可能となる。図9にはデータ転送装置114にしMA800が一つしか記載されていないが、図8に示したように、データ転送装置114には複数のDMA800を設けるようにすることが可能となる。そして各DMA800がデータ格納メモリ117を大容量のFIFOとして用いることが可能となるのである。さらには、メモリコントローラ840に設けられるライトアドレスレジスタ842やリードアドレスレジスタ843を、各DMA800に対して複数備えるようにすることにより、各DMA800に対して複数の



[0069]

これにより、本実施の形態においては、ストレージ制御装置100は、情報処理装置200から送信されるデータ入出力要求に対する処理をより高速に行うことが可能となる。つまりデータの読み書きをより高速化することが可能となる。またより多くの情報処理装置200からより大量のデータ入出力要求を受信して、データの読み書きを行うことが可能となる。

[0070]

ホストI/F制御LSI115が情報処理装置200からデータ書き込み要求を受信し た場合の処理の流れを示すフローチャートを図10に示す。また書き込みデータの流れを 示すデータフローを図11及び図12に示す。なお、図10に示すフローチャートは、オ ープン系チャネル制御部110における処理の流れを示す。メインフレーム系チャネル制 御部110における処理の流れについては後述する。また、図11と図12はいずれも、 ホストI/F制御LSI115が2種類のデータ書き込み要求を受信し、それぞれの書き 込みデータがDMA0(800)及びDMA1(800)により、データ格納メモリ11 7を経由してキャッシュメモリ130へ転送されるまでの様子を示すものである。図11 、図12において、第1の書き込みデータはデータブロック毎に網掛け模様で示され、第 2の書き込みデータはデータブロック毎に白抜き模様で示されている。なお、図12にお いては第1の書き込みデータはデータブロック毎に(A1)、(A2)、(A3)、(A 4) で示され、第2の書き込みデータはデータブロック毎に(B1)、(B2)で示され ている。また図11及び図12において"W"は「Write」を表し、"R"は「Re adlを表す。情報処理装置200から送信される書き込みデータは、上述したように所 定のデータブロックに分割されて送信されるが、図11及び図12には、各データブロッ クがデータ格納メモリ117で所定の転送単位毎にひとまとめにされてキャッシュメモリ 130に転送される様子が示されている。

[0071]

図10において、まずホストI/F制御LSI115が情報処理装置200からデータ書き込み要求を受信すると(S1000)、ホストI/F制御LSI115はデータ書き込み要求をプロセッサ(MP)119に送信する(S1001)。プロセッサ119がデータ書き込み要求を受信すると(S1002)、プロセッサ119は書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報をホストI/F制御LSI115に送信する(S1003)。そうすると、ホストI/F制御LSI115は、データ格納メモリ117へのデータ転送を開始する(S1004)。具体的には、ホストI/F制御LSI 115が、書き込みデータのデータ格納メモリ117における記憶位置を示す情報と書き込みデータとのメモリコントローラ840への送信を開始し、メモリコントローラ117が、ライトアドレスレジスタ842に書き込まれた書き込みデータのデータ格納メモリ117における記憶位置を示す情報に従って、書き込みデータのデータ格納メモリ117への書き込みを開始する(S1006)。

なお、記憶位置情報にはDMA800を指定する情報が含まれる様にし、ホストI/F制御LSI115が指定されたDMA800に対して、書き込みデータのデータ格納メモリ117における記憶位置を示す情報と書き込みデータとの送信を開始し、DMA800が書き込みデータのデータ格納メモリ117における記憶位置を示す情報と書き込みデータとのメモリコントローラ840への送信を開始するようにすることもできる。

[0072]

一方プロセッサ119は、DMA800に対してデータ転送情報を送信する (S1005)。ここで送信されるデータ転送情報には、書き込みデータのデータ格納メモリ117における記憶位置を示す情報及び書き込みデータのキャッシュメモリ130における記憶位置を示す情報を含む。さらには、書き込みデータのデータ格納メモリ117における最終書



具体的には、例えば、上述したように、転送元アドレスレジスタ820に書き込まれる情報、転送先アドレスレジスタ821に書き込まれる情報、要求転送長レジスタ822に書き込まれる情報、転送単位レジスタ823に書き込まれる情報、FIFO設定レジスタ824に書き込まれる情報、転送方向レジスタ825に書き込まれる情報、最終データ格納アドレスレジスタ828に書き込まれる情報、制御情報格納レジスタ829に書き込まれる情報を含むようにすることができる。

[0073]

そしてDMA800が、データ転送情報に基づいて、データ格納メモリ117に書き込まれた書き込みデータのリード要求をメモリコントローラ840に送信する。具体的にはDMA800がメモリコントローラ840のリードアドレスレジスタ843に、書き込みデータの記憶アドレスを書き込んで書き込みデータの読み出しを指示する。

[0074]

そして、メモリコントローラ840が、書き込みデータのデータ格納メモリ117からの読み出しを開始し(S1007)、DMA800が、データ格納メモリ117から読みだされる書き込みデータのキャッシュメモリ130への転送を開始する。

[0075]

ホストI/F制御LSI115及びDMA800は、それぞれ、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S1008、S1009)。これによりキャッシュメモリ130へのデータ転送が終了する(S1010)。

[0076]

次に、ホストI/F制御LSI115が情報処理装置200からデータ読み出し要求を受信した場合の処理の流れを示すフローチャートを図13に示す。また読み出しデータの流れを示すデータフローを図14及び図15に示す。なお、図13に示すフローチャートは、オープン系チャネル制御部110における処理の流れを示す。メインフレーム系チャネル制御部110における処理の流れについては後述する。

また、図14と図15はいずれも、ホストI/F制御LSI115が2種類のデータ読み出し要求を受信し、それぞれの読み出しデータがDMA0(800)及びDMA1(800)によりキャッシュメモリ130から読み出され、データ格納メモリ117を経由してホストI/F制御LSI115に転送されるまでの様子を示すものである。図14、図15において、第1の読み出しデータはデータブロック毎に網掛け模様で示され、第2の読み出しデータはデータブロック毎に白抜き模様で示されている。

なお、図15においては第1の読み出しデータはデータブロック毎に(A1)、(A2)、(A3)、(A4)で示され、第2の読み出しデータはデータブロック毎に(B1)、(B2)で示されている。また図14及び図15において"W"は「Write」を表し、"R"は「Read」を表す。情報処理装置200に送信される読み出しデータは、上述したように所定のデータブロックに分割されて送信されるが、図14及び図15には、各読み出しデータがデータ格納メモリ117で所定のデータブロックに分割されてホスト1/F制御LSI115に転送される様子が示されている。

[0077]

図13において、まずホストI/F制御LSI115が情報処理装置200からデータ 読み出し要求を受信すると(S2000)、ホストI/F制御LSI115はデータ読み出し 要求をプロセッサ(MP)119に送信する(S2001)。プロセッサ119がデータ読み 出し要求を受信すると(S2002)、プロセッサ119が、データ転送情報をDMA800 に送信する(S2003)。そうすると、DMA800が、データ転送情報に基づいて、キャッシュメモリ130からの読み出しデータの読み出しを開始し、DMA800が、読み出しデータのデータ格納メモリ117における記憶位置を示す情報と読み出しデータとのメモリコントローラ840への送信を開始し、メモリコントローラ840が、読み出しデータのデータ格納メモリ117への書き込みを開始する(S2004)。

[0078]

[0079]

ホストI/F制御LSI115及びDMA800は、それぞれ、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S2008、S2009)。これにより情報処理装置200へのデータ転送が終了する(S2010)。

[0080]

ここで、前述したように、本実施の形態に係るストレージ制御装置100においては、各DMA800に対して複数のFIFOをデータ格納メモリ117上に構成するようにすることができる。その様子を図16及び図18に示す。図16には、メモリコントローラ840に設けられるライトアドレスレジスタ842やリードアドレスレジスタ843を、各DMA800に対して1つずつ備える場合に、各DMA800に対して複数のFIFOをデータ格納メモリ117上に構成する場合を示す。図18には、メモリコントローラ840に設けられるライトアドレスレジスタ842やリードアドレスレジスタ843を、各DMA800に対して複数のFIFOをデータ格納メモリ117上に構成する場合を示す。

[0081]

図16に示す構成の場合は、ライトアドレスレジスタ842やリードアドレスレジスタ 843を各DMA800に対して1つしか備えていないので、ホストI/F制御LSI1 15が複数のデータ入出力要求を情報処理装置200から受信した場合に、一つ目のデー タ入出力要求に対応するデータのデータ格納メモリ117への読み書きを行っている間は 、2つ目のデータ入出力要求に対応するデータのデータ格納メモリ117への読み書きを 行うことができない。つまり2つめのデータ入出力要求に対応するデータのデータ格納メ モリ117への読み書きは、1つめのデータ入出力要求に対応するデータのデータ格納メ モリ117への読み書きが終了してからでなければ行うことができない。しかしながら、 各DMA800に対して複数のFIFOをデータ格納メモリ117上に構成するようにす ることで、データ格納メモリ117を制御しているプロセッサ119は、各データ入出力 要求のそれぞれに対してFIFOをデータ格納メモリ117に設定しておくことができる ので、ホストI/F制御LSI115に対して、データ格納メモリ117へのデータ書き 込み指示、あるいはデータ格納メモリ117からのデータ読み出し指示を先に行っておく ことが可能となる。これにより、情報処理装置200から先に送信されたデータ入出力要 求に対するデータの読み書き処理が終了していない間に、次のデータ入出力要求が情報処 理装置200から送信された場合であっても、プロセッサ119は、各データ入出力要求 に対する処理を行っておくことが可能となる。これにより、データ入出力性能の向上を図 ることが可能となる。

[0082]

ホストI/F制御LSI115が情報処理装置200から2つのデータ書き込み要求を 受信した場合の処理の流れを示すフローチャートを図17に示す。

まず、ホスト I / F 制御 L S I 1 1 5 が情報処理装置 2 0 0 から一つ目のデータ書き込み要求を受信すると(S3000)、ホスト I / F 制御 L S I 1 1 5 は一つ目のデータ書き込み要求をプロセッサ(MP) 1 1 9 に送信する(S3001)。そしてプロセッサ 1 1 9 が一つ目のデータ書き込み要求を受信する(S3002)。次に、ホスト I / F 制御 L S I 1 1 5 が情報処理装置 2 0 0 から二つ目のデータ書き込み要求を受信すると(S3003)、ホスト I / F 制御 L S I 1 1 5 は二つ目のデータ書き込み要求をプロセッサ(MP) 1 1 9 に送信する(S3004)。そしてプロセッサ 1 1 9 が二つ目のデータ書き込み要求を受信する(S

3005)。そうすると、プロセッサ119は一つ目の書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報と二つ目の書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報とをホストI/F制御LSI115に送信する(S3006)。そうすると、ホストI/F制御LSI115は、まず一つ目の書き込みデータのデータ格納メモリ117へのデータ転送を開始する(S3007)。具体的には、ホストI/F制御LSI115が、一つ目の書き込みデータのデータ格納メモリ117における記憶位置を示す情報と一つ目の書き込みデータとのメモリコントローラ840への送信を開始し、メモリコントローラ117が、ライトアドレスレジスタ842に書き込まれた一つ目の書き込みデータのデータ格納メモリ117における記憶位置を示す情報に従って、一つ目の書き込みデータのデータ格納メモリ117への書き込みを開始する(S3009)。

[0083]

一方プロセッサ 1 1 9 は、DMA 8 0 0 に対して一つ目のデータ書き込み要求に対するデータ転送情報を送信する(S3008)。

そしてDMA800が、一つ目のデータ転送情報に基づいて、データ格納メモリ117に書き込まれた一つ目の書き込みデータのリード要求をメモリコントローラ840に送信する。具体的にはDMA800がメモリコントローラ840のリードアドレスレジスタ843に、一つ目の書き込みデータの記憶アドレスを書き込んで一つ目の書き込みデータの読み出しを指示する。

[0084]

そして、メモリコントローラ840が、一つ目の書き込みデータのデータ格納メモリ117からの読み出しを開始し(S3012)、DMA800が、データ格納メモリ117から読みだされる一つ目の書き込みデータのキャッシュメモリ130への転送を開始する。

ホストI/F制御LSI115及びDMA800は、それぞれ、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S3010、S3013)。これによりキャッシュメモリ130への一つ目の書き込みデータのデータ転送が終了する(S3014)。

[0085]

一方、ホスト I / F制御 L S I 1 1 5 は、一つ目の書き込みデータのデータ格納メモリ 1 1 7 へのデータ転送が終了すると(S3010)、二つ目の書き込みデータのデータ格納メモリ 1 1 7 へのデータ転送を開始する(S3011)。具体的には、ホスト I / F制御 L S I 1 1 5 が、二つ目の書き込みデータのデータ格納メモリ 1 1 7 における記憶位置を示す情報と二つ目の書き込みデータとのメモリコントローラ 8 4 0 への送信を開始し、メモリコントローラ 1 1 7 が、ライトアドレスレジスタ 8 4 2 に書き込まれた二つ目の書き込みデータのデータ格納メモリ 1 1 7 における記憶位置を示す情報に従って、二つ目の書き込みデータのデータ格納メモリ 1 1 7 への書き込みを開始する(S3016)。

[0086]

一方プロセッサ 1 1 9 は、DMA 8 0 0 に対して二つ目のデータ書き込み要求に対するデータ転送情報を送信する(S3015)。

そしてDMA800が、二つ目のデータ転送情報に基づいて、データ格納メモリ117に書き込まれた二つ目の書き込みデータのリード要求をメモリコントローラ840に送信する。具体的にはDMA800がメモリコントローラ840のリードアドレスレジスタ843に、二つ目の書き込みデータの記憶アドレスを書き込んで二つ目の書き込みデータの読み出しを指示する。

[0087]

そして、メモリコントローラ840が、二つ目の書き込みデータのデータ格納メモリ117からの読み出しを開始し(S3017)、DMA800が、データ格納メモリ117から読みだされる二つ目の書き込みデータのキャッシュメモリ130への転送を開始する。

ホストI/F制御LSI115及びDMA800は、それぞれ、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S3018、S3019)。これによりキャッシュメモリ130への二つ目の書き込みデータのデータ転送が終了する(S3020)。

[0088]

一方、図18に示す構成の場合は、ライトアドレスレジスタ842やリードアドレスレジスタ843を各DMA800に対して複数備えているので、ホストI/F制御LSI1 15が複数のデータ入出力要求を情報処理装置200から受信した場合であっても、一つ目のデータ入出力要求に対応するデータのデータ格納メモリ117への読み書きを行っている間に、2つ目のデータ入出力要求に対応するデータのデータ格納メモリ117への読み書きを行うことができる。これにより、情報処理装置200から先に送信されたデータ入出力要求に対するデータの読み書き処理が終了していない間に、次のデータ入出力要求が情報処理装置200から送信された場合であっても、各データ入出力処理を並行して実行することが可能となるので、データ入出力性能をさらに向上させることが可能となる。

[0089]

なお、図8に示した本実施の形態に係るデータ転送装置114のように、各DMA800には一つのライトアドレスレジスタ842と一つのリードアドレスレジスタ843とが備えられるがDMA800が複数備えられる構成は、例えば、DMA800は一つしか備えられていないが複数のライトアドレスレジスタ842と複数のリードアドレスレジスタ843とが備えられる構成と比較して、いずれも、ホストI/F制御LSI115が複数のデータ入出力要求を情報処理装置200から受信した場合であっても、一つ目のデータ入出力要求に対応するデータのデータ格納メモリ117への読み書きを行っている間に、2つ目のデータ入出力要求に対応するデータのデータ格納メモリ117への読み書きを行うことができ、データ入出力性能をより向上させることが可能となる点においては、同等である。

[0090]

つまりまず、ライトアドレスレジスタ842やリードアドレスレジスタ843を各DM A800に対して複数備えている構成において、ホストI/F制御LSI115が情報処理装置200から2つのデータ書き込み要求を受信した場合には、DMA800が、第1のライトアドレスレジスタ842に、一つ目のデータ入出力要求に対応する書き込みデータのデータ格納メモリ117における書き込みアドレスを指定することにより、データ格納メモリ117への読み書きを行っている間に、第2のライトアドレスレジスタ842に、二つ目のデータ入出力要求に対応する書き込みデータのデータ格納メモリ117における書き込みアドレスを指定することにより、データ格納メモリ117への読み書きを行うことができる。

[0 0 9 1]

一方、図8に示した本実施の形態に係るデータ転送装置114のように、各DMA800には一つのライトアドレスレジスタ842と一つのリードアドレスレジスタ843とが備えられるがDMA800が複数備えられる構成において、ホストI/F制御LSI115が情報処理装置200から2つのデータ書き込み要求を受信した場合には、第1のDMA800が、ライトアドレスレジスタ842に、一つ目のデータ入出力要求に対応する書き込みデータのデータ格納メモリ117における書き込みアドレスを指定することにより、データ格納メモリ117への読み書きを行っている間に、第2のDMA800が、ライトアドレスレジスタ842に、二つ目のデータ入出力要求に対応する書き込みデータのデータ格納メモリ117における書き込みアドレスを指定することにより、データ格納メモリ117への読み書きを行うことができる。

[0092]

ところで本実施の形態においては、上述したように、データ格納メモリ117はデータ 転送装置114とは別の回路として構成される。そのため、チャネル制御部110の回路 基板118を構成する部品点数が増えることになる。一般的に部品点数が増えると故障発生率が上昇する。しかし、ストレージ制御装置100はデータを記憶する記憶ボリューム310を備えるストレージ駆動装置300を制御する装置であるため、ストレージ制御装置100には極めて高い信頼性が要求される。このことから、本実施の形態に係るストレージ制御装置100においては、ホストI/F制御LSI115とキャッシュメモリ13

0との間でデータ転送を行う際に、図19乃至図21に示すように、転送されるデータに チェックコード(保証コード)を付加することにより、信頼性の向上を図っている。

[0093]

すなわち、図19に示すように、ホストI/F制御LSI115からキャッシュメモリ 130~データが転送される場合には、ホストI/F制御LSI115が、書き込みデータの送信の際に、所定量の書き込みデータ毎に、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと所定量の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加する。そして DMA800が、書き込みデータをデータ格納メモリ117からキャッシュメモリ130~転送する際に、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出したデータと所定量の書き込みデータを所定のアルゴリズムに従って変換して算出したデータと所定量の書き込みデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じて、書き込みデータのキャッシュメモリ130~の転送を中止する。

[0094]

ここで、所定量の書き込みデータとは例えば512B(バイト)とすることができる。もちろん、その他のデータ長とすることができる。また所定のアルゴリズムとは、例えばCRC(Cyclic Redundancy Check)とすることができる。その他、パリティチェックやハミングコードチェック等とすることもできる。また誤り有無データとは、所定量の書き込みデータに誤りがあるか否かを示すデータであり、例えば、誤りがある場合には「0」とし、誤りがない場合には「1」とすることができる。もちろん、その他のデータとすることもできる。また、比較の結果に応じて書き込みデータのキャッシュメモリ130への転送を中止するとは、例えば、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出したデータと、所定量の書き込みデータのキャッシュメモリ130への転送を中止するようにすることができる、という意味である。もちろん、アルゴリズムによっては、例えば、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出したデータと、所定量の書き込みデータを所定のアルゴリズムに従って変換でして算出したデータと、所定量の書き込みデータに付加されたチェックコードの変換データとが一致する場合には、書き込みデータのキャッシュメモリ130への転送を中止するようにすることもできる。

[0095]

所定量のデータにチェックコードが付加された状態のデータを示す一例を図20に示す。データ部710は、情報処理装置200との間で送受信される書き込みデータあるいは読み出しデータの所定量のデータである。チェックコード720は、タグ721と変換データ722とを備える。変換データ722は、所定量の書き込みデータ710を所定のアルゴリズムに従って変換して算出した変換データである。タグ721は、所定量の書き込みデータの誤り有無を示す誤り有無データである。

[0096]

また、図21に示すように、キャッシュメモリ130からホストI/F制御LSI115へデータが転送される場合には、DMA800が、キャッシュメモリ130からデータ格納メモリ117へ読み出しデータを送信する際に、所定量の読み出しデータ毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出した変換データと所定量の読み出しデータの誤り有無を示す誤り有無データとを含むチェックコードを付加する。そして、DMA800が、データ格納メモリ117から所定量の読み出しデータを読みだす毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出したデータと所定量の読み出しデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じて、チェックコードに、読み出しデータに誤りがあることを示す所定のデータを書き込む。そして、ホストI/F制御LSI115は、所定量の読み出しデータ毎に付加されるチェックコードに、読み出しデータに誤りがあることを示す所定のデータが書き込まれている場合には、読み出しデータの情報処理装置200への送信を中止する。

[0097]

ここで、DMA800が、データ格納メモリ117から所定量の読み出しデータを読みだす毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出したデータと所定量の読み出しデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じてチェックコードに書き込まれる、読み出しデータに誤りがあることを示す所定のデータは、上述の誤り有無データにおける、誤り有りを示すデータであり、例えば「0」とすることができる。

[0098]

このようにすることにより、ホストI/F制御LSI115は、DMA800から送信された読み出しデータに誤りがあることを検知することができる。これにより、ホストI/F制御LSI115は、誤りのあるデータを情報処理装置 200へ送信してしまうことを防止することが可能となる。

[0099]

さらに、以下に記す効果も奏することが可能となる。すなわち、ホストI/F制御LS I 1 1 5 と DMA 8 0 0 との間は、上述したように P C I バスで接続されている。 P C I バスの規格においては、ホストI/F制御LSI115が一旦データのリード要求を出す と、そのリード要求を取り下げることができない。つまりPCIバス規格においては、一 旦リード要求が出されると、そのリード要求に対応するデータを受信するか、PCIバス がリセットされるまで、ホストI/F制御LSI115は、そのリード要求に対応するデ ータが送信されてくるのをいつまでも待ち続ける。従って、DMA800は、データ格納 メモリ117から読み出した読み出しデータに誤りがあることを検知した場合にも、何ら かのデータをホストI/F制御LSI115に送信しなくてはならない。さも無くば、ホ ストI/F制御LSI115は、データが送られてくるのを永久に待ち続けるからである 。しかしながら、データ格納メモリ117から読み出した読み出しデータをホストI/F 制御LSI115に送信してしまうと、ホストI/F制御LSI115により、誤りのあ るデータが情報処理装置200に送信されてしまうことになる。その場合、情報処理装置 200はその読み出しデータに誤りがあることを検知できないまま、プログラム220A の実行を行ってしまう。一方で、データ格納メモリ117から読み出した、誤りのある読 み出しデータをホストI/F制御LSI115に送信しないようにするために、PCIバ スをリセットするようにすると、そのPCIバスを使用して送信中の全ての読み出しデー タや書き込みデータがリセットされてしまうことになる。

そこで、本実施の形態においては、上述のように、DMA800が、データ格納メモリ 117から所定量の読み出しデータを読みだす毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出したデータと所定量の読み出しデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じて、チェックコードに、読み出しデータに誤りがあることを示す所定のデータを書き込むようにする。そうすれば、リード 要求を既に出したホストI/F制御LSI115が読み出しデータが送信されてくるのを永久に待ち続けることを回避可能となると共に、ホストI/F制御LSI115は、所定量の読み出しデータ毎に付加されるチェックコードに、読み出しデータに誤りがあることを示す所定のデータが書き込まれていることを検知することにより、誤りのある読み出しデータを情報処理装置200へ送信することを中止することができるのである。

[0100]

次に、本実施の形態に係るストレージ制御装置100が備えるメインフレーム系チャネル制御部110におけるデータ転送の概要について図22乃至図26を用いて説明する。上述のように、メインフレームコンピュータに接続されたストレージ制御装置100及びストレージ駆動装置300は、メインフレームコンピュータからのデータ入出力要求に対して、短時間にデータ入出力処理を行うことが求められる。そのため、メインフレーム系チャネル制御部110におけるデータ転送の処理は、オープン系チャネル制御部におけるデータ転送の処理と異なっている。

$[0\ 1\ 0\ 1\]$

まずホストI/F制御LSI115が情報処理装置200からデータ書き込み要求を受

信した場合の処理の流れを示すフローチャートを図23及び図24に示す。図23は、情報処理装置200から送信される書き込みデータを全てデータ格納メモリ117に書き込んでから、キャッシュメモリ130に送信する場合のフローチャートである。図24は、情報処理装置200から送信される書き込みデータをデータ格納メモリ117に書き込みつつ、全ての書き込みデータがデータ格納メモリ117に書き込まれる前に、キャッシュメモリ130に送信を開始する場合のフローチャートである。

[0102]

まず図23において、ホストI/F制御LSI115が情報処理装置200からデータ書き込み要求を受信すると(S4000)、ホストI/F制御LSI115が、書き込みデータのデータ格納メモリ117における記憶位置を示す情報と書き込みデータとのメモリコントローラ840への送信を開始する(S4001)。メインフレーム系チャネル制御部110においては、データ格納メモリ117におけるデータの記憶位置は、ホストI/F制御LSI115が制御しているからである。これにより、ホストI/F制御LSI115が情報処理装置200からデータ書き込み要求を受信した際に、プロセッサ119との間での通信が不要となるので、その分、書き込みデータのデータ格納メモリ117への書き込みを早く開始することができる。

一方で、ホストI/F制御LSI115は、書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報をプロセッサ119に送信する(S4001)。このときプロセッサ119が他の情報処理を行っている等の理由で、ホストI/F制御LSI115とプロセッサ119との間でなかなか通信が成立しない場合があるが、そのような場合であっても、メモリコントローラ117が、ライトアドレスレジスタ842に書き込まれた書き込みデータのデータ格納メモリ117における記憶位置を示す情報に従って、書き込みデータのデータ格納メモリ117への書き込みを開始する(S4002、S4003)。ホストI/F制御LSI115とプロセッサ119との間で通信が成立しないまま、全ての書き込みデータのデータ格納メモリ117への書き込みが終了した場合には(S4004)、ホストI/F制御LSI115は、プロセッサ119に転送終了報告を送信する(S4005)。この転送終了報告には、書き込みデータのデータ格納メモリ117における最終書き込みアドレスを示す情報を含む記憶位置情報が含まれる。

[0103]

プロセッサ119が記憶位置情報を受信すると(S4006)、プロセッサ119は、データ転送情報をDMA800に送信する(S4007)。

そしてDMA800が、データ転送情報に基づいて、データ格納メモリ117に書き込まれた書き込みデータのリード要求をメモリコントローラ840に送信する。具体的にはDMA800がメモリコントローラ840のリードアドレスレジスタ843に、書き込みデータの記憶アドレスを書き込んで書き込みデータの読み出しを指示する。

そして、メモリコントローラ840が、書き込みデータのデータ格納メモリ117からの読み出しを開始し(S4008)、DMA800が、データ格納メモリ117から読みだされる書き込みデータのキャッシュメモリ130への転送を開始する。DMA800は、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S4009)。これによりキャッシュメモリ130へのデータ転送が終了する(S4010)。

[0104]

次に図24において、ホスト I / F 制御 L S I 115 が情報処理装置 200 からデータ 書き込み要求を受信すると(S5000)、ホスト I / F 制御 L S I 115 が、書き込みデータのデータ格納メモリ117における記憶位置を示す情報と書き込みデータとのメモリコントローラ840への送信を開始する(S5001)。そしてホスト I / F 制御 L S I 115 は、書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報をプロセッサ119に送信する(S5001)。このときホスト I / F 制御 L S I 115 とプロセッサ119との間で通信が成立した場合には、プロセッサ119は、書き込みデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報を受信

する (S5002)。

[0105]

一方で、メモリコントローラ117は、ライトアドレスレジスタ842に書き込まれた書き込みデータのデータ格納メモリ117における記憶位置を示す情報に従って、書き込みデータのデータ格納メモリ117への書き込みを開始する(S5003、S5004)。

[0106]

プロセッサ 1 1 9 は、ホスト I / F制御 L S I 1 1 5 に対して、F I F O でデータ転送を行うことを通知すると共に(S5005)、データ転送情報を D M A 8 0 0 に送信する(S50 06、S5008)。S5006に記されているデータ格納アドレスを F I F O 空間に設定するのは、F I F O 設定レジスタ 8 2 4 にデータ格納メモリ 1 1 7 を F I F O として使用する旨の情報が書き込まれるようにデータ転送情報を設定することにより行うことができる。 D M A 8 0 0 は、T O P アドレスレジスタ 8 2 6、及び B O T T O M アドレスレジスタ 8 2 7 により、データ格納量の監視を行い(S5007)、データ格納量が転送単位になったら、データ格納メモリ 1 1 7 からのリードを開始する(S5009)。データ格納メモリ 1 1 7 からのリードは、具体的には、D M A 8 0 0 が、データ転送情報に基づいて、データ格納メモリ 1 7 に書き込まれた書き込みデータのリード要求をメモリコントローラ 8 4 0 に送信し、メモリコントローラ 8 4 0 が、書き込みデータのデータ格納メモリ 1 1 7 からの読み出しを開始することにより行われる。

[0107]

ホスト I / F制御 L S I 1 1 5 からデータ格納メモリ 1 1 7 への全ての書き込みデータの書き込みが終了した場合には(S5010)、ホスト I / F制御 L S I 1 1 5 は、書き込みデータのデータ格納メモリ 1 1 7 における最終書き込みアドレスを示す情報と、制御情報とを含む記憶位置情報をプロセッサ 1 1 9 に送信する(S5011)。そしてプロセッサ 1 1 9 は、書き込みデータのデータ格納メモリ 1 1 7 における最終書き込みアドレスを示す情報と、制御情報とを含むデータ転送情報を D M A 8 0 0 に送信する。そして D M A 8 0 0 は、最終書き込みアドレスを示す情報を最終データ格納アドレスレジスタ 8 2 8 に書き込み、制御情報を制御情報格納レジスタ 8 2 9 に書き込む。なお、書き込みデータのデータ格納メモリ 1 1 7 における最終書き込みアドレスを示す情報と、制御情報とを含む記憶位置情報は、図 2 4 に示すようにホスト I / F制御 L S I 1 1 5 から D M A 8 0 0 に対して直接送信されるようにすることもできる。 D M A 8 0 0 は、最終データ格納アドレスレジスタ 8 2 8 と、制御情報格納レジスタ 8 2 9 に基づいて、データ格納メモリ 1 1 7 からキャッシュメモリ 1 3 0 へのデータ転送が終了したことを認識すると(S5012)、プロセッサ 1 1 9 に転送終了報告を送信する(S5013)。これによりキャッシュメモリ 1 3 0 へのデータ転送が終了する(S5014)。

[0108]

次にホストI/F制御LSI115が情報処理装置200からデータ読み出し要求を受信した場合の処理の流れを示すフローチャートを図25に示す。

[0109]

まずホストI/F制御LSI115が情報処理装置200からデータ読み出し要求を受信すると(S6000)、ホストI/F制御LSI115は、読み出しデータのデータ格納メモリ117における記憶位置を示す情報を含む記憶位置情報をプロセッサ119に送信する(S6001)。プロセッサ119は、記憶位置情報を受信すると(S6002)、データ転送情報をDMA800に送信する(S6003、S6005)。S6003に記されているデータ格納アドレスをFIFO空間に設定するのは、FIFO設定レジスタ824にデータ格納メモリ117をFIFOとして使用する旨の情報が書き込まれるようにデータ転送情報を設定することにより行うことができる。DMA800は、TOPアドレスレジスタ826、BOTTOMアドレスレジスタ827により、データ格納量の監視を行い(S6004)、データ転送情報に基づいて、キャッシュメモリ130からの読み出しデータの読み出しを開始する。そしてDMA800は、読み出しデータのデータ格納メモリ117における記憶位置を示す情報と読み出しデータとのメモリコントローラ840への送信を開始する。そしてメモ

リコントローラ840が、読み出しデータのデータ格納メモリ117への書き込みを開始する(S6006)。

[0110]

[0111]

ホストI/F制御LSI115及VDMA800は、それぞれ、データ転送が終了すると、プロセッサ119に転送終了報告を送信する(S6010、S6012)。これにより情報処理装置200へのデータ転送が終了する(S6011)。

また本実施の形態に係るメインフレーム系チャネル制御部110においては、ホストI/F制御LSI115とキャッシュメモリ130との間でデータ転送を行う際に、転送されるデータにチェックコード (保証コード) を付加することにより、信頼性の向上を図っている。

[0112]

ホストI/F制御LSI115からキャッシュメモリ130へデータが転送される場合には、ホストI/F制御LSI115が、書き込みデータの送信の際に、所定量の書き込みデータ毎に、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出した変換データと所定量の書き込みデータの誤り有無を示す誤り有無データとを含むチェックコードを付加する。そして DMA 800が、書き込みデータをデータ格納メモリ117からキャッシュメモリ130へ転送する際に、所定量の書き込みデータ毎に、所定量の書き込みデータを所定のアルゴリズムに従って変換して算出したデータと所定量の書き込みデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じて、書き込みデータのキャッシュメモリ130への転送を中止する。

[0113]

また、キャッシュメモリ130からホストI/F制御LSI115へデータが転送される場合には、DMA800が、キャッシュメモリ130からデータ格納メモリ117へ読み出しデータを送信する際に、所定量の読み出しデータ毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出した変換データと所定量の読み出しデータの誤り有無を示す誤り有無データとを含むチェックコードを付加する。そして、DMA800が、データ格納メモリ117から所定量の読み出しデータを読みだす毎に、所定量の読み出しデータを所定のアルゴリズムに従って変換して算出したデータと所定量の読み出しデータに付加されたチェックコードの変換データとを比較し、比較の結果に応じて、チェックコードに、読み出しデータに誤りがあることを示す所定のデータを書き込む。そして、ホストI/F制御LSI115は、所定量の読み出しデータ毎に付加されるチェックコードに、読み出しデータに誤りがあることを示す所定のデータが書き込まれている場合には、読み出しデータの情報処理装置200への送信を中止する。

[0114]

このようにすることにより、ホストI/F制御LSI115は、DMA800から送信された読み出しデータに誤りがあることを検知することができる。これにより、ホストI/F制御LSI115は、誤りのあるデータを情報処理装置200へ送信してしまうことを防止することが可能となる。

[0115]

上述したように、メインフレーム系チャネル制御部110の場合には、プロセッサ119が知らない間に、ホストI/F制御LSI115からデータ格納メモリ117への全書き込みデータの書き込みが終了してしまう場合や、情報処理装置200からの書き込みデ

ータの送信が、情報処理装置 200 から送信されたデータ書き込み要求に記述された書き込みデータ長に至らないまま終了してしまう場合がある。このような場合にその旨の情報を DMA 800 に知らせないと、 DMA 800 は、いつまでもホスト I/F 制御 LSII 15 からの書き込みデータの続きが送信されるのを待ち続けることになる。これを回避するために、図 26 に示すように、本実施の形態に係るデータ転送装置 114 は、最終データ格納アドレスレジスタ 828 、及び制御情報格納レジスタ 829 を備えている。最終データ格納アドレスレジスタ 828 には、情報処理装置 200 から送信される全ての書き込みデータが、ホスト I/F 制御 LSI115 によりデータ格納メモリ 117 に書き込まれる。また制御情報格納レジスタ 829 には、情報処理装置 200 から送信されたデータ書き込み要求に記述された書き込みデータ長よりも短いデータしか送信されない旨の情報を、ホスト I/F 制御 LSI115 が情報処理装置 200 から受信した場合などに、その旨の制御情報が書き込まれる。

[0116]

以上説明したように、本実施の形態に係るストレージ制御装置 100 においては、オープン系チャネル制御部 110 と、メインフレーム系チャネル制御部 110 とを備えることにより、情報処理装置 200 に対して、データ入出力性能の異なる 2 つのストレージ制御装置 100 を提供することが可能となる。つまり、オープン系の情報処理装置 200 とメインフレーム系の情報処理装置 200 とでは、前者が比較的コストを重視する傾向があり、後者が比較的性能を重視する傾向がある点で、ストレージシステム 600 に相違があるが、両者のいずれの要求にも柔軟に対応可能なストレージシステム 600 を提供することが可能となる。つまり、情報処理装置 100 が要求するストレージ制御装置 100 のデータ入出力性能に応じて、適切なデータ入出力性能を情報処理装置 200 に提供することが可能となる。

[0117]

また本実施の形態に係るストレージ制御装置100が備えるチャネル制御部110においては、データ格納メモリ117をFIFOとして使用することができる。ここでデータ格納メモリ117はデータ転送装置114とは別の回路として構成される。これにより、必要に応じた大きさの記憶容量のFIFOを一つ又は複数必要に応じて構成することができるようになる。

[0118]

これにより、本実施の形態におけるストレージ制御装置100においては、情報処理装置200から送信されるデータ入出力要求に対する処理をより高速に行うことが可能となる。つまりデータの読み書きをより高速化することが可能となる。またより多くの情報処理装置200からより大量のデータ入出力要求を受信して、データの読み書きを行うことが可能となる。

[0119]

さらに本実施の形態に係るストレージ制御装置100においては、ホストI/F制御LSI115とキャッシュメモリ130との間でデータ転送を行う際に、転送されるデータにチェックコードを付加するようにすることにより、信頼性の向上を図ることも可能となる。

[0120]

以上発明を実施するための最良の形態について説明したが、上記実施の形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。

【図面の簡単な説明】

[0121]

【図1】本実施の形態に係るストレージシステムの全体構成を示すブロック図である

- 【図2】本実施の形態に係るストレージシステムの外観構成を示す図である。
- 【図3】本実施の形態に係るストレージ制御装置の外観構成を示す図である。
- 【図4】本実施の形態に係る管理端末の構成を示すブロック図である。
- 【図5】本実施の形態に係るチャネル制御部を示すブロック図である。
- 【図6】本実施の形態に係るディスク制御部を示すブロック図である。
- 【図7】本実施の形態に係る情報処理装置を示すブロック図である。
- 【図8】本実施の形態に係るデータ転送装置を示す図である。
- 【図9】本実施の形態に係るデータ転送を説明するための図である。
- 【図10】本実施の形態に係るデータ書き込み処理の流れを示すフローチャートである。
- 【図11】本実施の形態に係る書き込みデータの流れを示すデータフローである。
- 【図12】本実施の形態に係る書き込みデータの流れを示すデータフローである。
- 【図13】本実施の形態に係るデータ読み出し処理の流れを示すフローチャートである。
- 【図14】本実施の形態に係る読み出しデータの流れを示すデータフローである。
- 【図15】本実施の形態に係る読み出しデータの流れを示すデータフローである。
- 【図16】他の実施形態に係るFIFOを説明するための図である。
- 【図17】本実施の形態に係る複数のデータ書き込み処理の流れを示すフローチャートである。
- 【図18】本実施の形態に係るFIFOを説明するための図である。
- 【図19】本実施の形態に係るチェックコードを説明するための図である。
- 【図20】本実施の形態に係るチェックコードを説明するための図である。
- 【図21】本実施の形態に係るチェックコードを説明するための図である。
- 【図22】本実施の形態に係るデータ転送を説明するための図である。
- 【図23】本実施の形態に係るデータ書き込み処理の流れを示すフローチャートである。
- 【図24】本実施の形態に係るデータ書き込み処理の流れを示すフローチャートである。
- 【図25】本実施の形態に係るデータ読み出し処理の流れを示すフローチャートである。
- 【図26】本実施の形態に係るデータ転送を説明するための図である。
- 【図27】本実施の形態に係るチャネル制御部を示すブロック図である。


【符号の説明】

[0122]


1 0 0	ストレージ制御装置	1 1 0	チャネル制御部
1 1 4	データ転送装置	1 1 5	ホストI/F制御LSI
1 1 7	データ格納メモリ	1 1 9	プロセッサ
1 2 0	共有メモリ	1 3 0	キャッシュメモリ
1 4 0	ディスク制御部	1 5 0	内部接続部
1 6 0	管理端末	2 0 0	情報処理装置
3 0 0	ストレージ駆動装置	5 0 0	SAN
6 0 0	ストレージシステム	7 2 0	チェックコード
7 2 1	タグ	7 2 2	変換データ
8 0 0	DMA	8 1 0	DMA制御部
8 2 0	転送元アドレスレジスタ	8 2 1	転送先アドレスレジスタ
8 2 2	要求転送長レジスタ	8 2 3	転送単位レジスタ
8 2 4	FIFO設定レジスタ	8 2 5	転送方向レジスタ
8 2 6	TOPアドレスレジスタ	8 2 7	BOTTOMアドレスレジスタ
8 2 8	最終データ格納アドレスレジスタ	8 2 9	制御情報格納レジスタ
8 4 0	メモリコントローラ	8 4 1	メモリ制御部

842 ライトアドレスレジスタ 843 リードアドレスレジスタ


【書類名】図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




[図20]




【図21】




【図22】




【図23】




【図24】





【図25】





【図27】





【要約】

【解決手段】情報処理装置からデータ入出力要求を受信し、情報処理装置との間でデータの送受信を行う複数のチャネル制御部を備えたストレージ制御装置に関し、複数のチャネル制御部の各々は、情報処理装置からデータ入出力要求を受信しデータ格納メモリと情報処理装置との間のデータの送受信を制御する入出力制御部と、プロセッサと、データ格納メモリと、データ格納メモリ内のデータをキャッシュメモリに対して転送するデータ転送装置とを有し、複数のチャネル制御部のうち第一のチャネル制御部において、プロセッサがデータ格納メモリ内のデータ格納空間を管理し、第二のチャネル制御部において、入出力制御部がデータ格納メモリ内のデータ格納空間を管理し、プロセッサに対してデータ格納空間に関する情報を通知するストレージ制御装置に関する。

【選択図】 図9



特願2004-001443

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所